• 奇数分频verilog > SpaceWire总线接口技术的研究

  • SpaceWire总线接口技术的研究

    免费下载 下载该文档 文档格式：DOC   更新时间：2010-06-02   下载次数：0   点击次数：3

    内部逻辑分频得到的发送器时钟tclk,以实现发送波特率...p为1说明校验和为奇数,否则错误.发送器也可以采用...用Verilog HDL语言设计实现了SpaceWire节9+89+8--*...

    抱歉，此文档暂时无法提供完整预览，请免费下载后浏览。
  • 下载地址 (推荐使用迅雷下载地址，速度快，支持断点续传)
  • 免费下载 DOC格式下载
  • 您可能感兴趣的
  • verilog奇数分频器  奇分频电路verilog  小数分频verilog  verilog3分频  verilog4分频  verilog分频  分频器verilog  veriloghdl  veriloghdl入门