当CS=0时,芯片被选通:
当=1时,G5输出高电平,G3被打开,于是被选中的单元所存储的数据出现在I/O端,存储器执行读操作;
当=0时,G4输出高电平,G1,G2被打开,此时加在I/O端的数据以互补的形式出现在内部数据线上,并被存入到所选中的存储单元,存储器执行写操作.
7. RAM的工作时序
为保证存储器准确无误地工作,加到存储器上的地址,数据和控制信号必须遵守几个时间边界条件.
图7.1—3示出了RAM读出过程的定时关系.读出操作过程如下:
欲读出单元的地址加到存储器的地址输入端;
加入有效的选片信号CS;
在线上加高电平,经过一段延时后,所选择单元的内容出现在I/O端;
让选片信号CS无效,I/O端呈高阻态,本次读出过程结束.
由于地址缓冲器,译码器及输入/输出电路存在延时,在地址信号加到存储器上之后,必须等待一段时间tAA,数据才能稳定地传输到数据输出端,这段时间称为地址存取时间.如果在RAM的地址输入端已经有稳定地址的条件下,加入选片信号,从选片信号有效到数据稳定输出,这段时间间隔记为tACS.显然在进行存储器读操作时,只有在地址和选片信号加入,且分别等待tAA和tACS以后,被读单元的内容才能稳定地出现在数据输出端,这两个条件必须同时满足.图中tRC为读周期,他表示该芯片连续进行两次读操作必须的时间间隔.
图7.1—3 RAM读操作时序图
写操作的定时波形如图7.1—4所示.写操作过程如下:
将欲写入单元的地址加到存储器的地址输入端;
在选片信号CS端加上有效电平,使RAM选通;
将待写入的数据加到数据输入端;
在线上加入低电平,进入写工作状态;
使选片信号无效,数据输入线回到高阻状态.
由于地址改变时,新地址的稳定需要经过一段时间,如果在这段时间内加入写控制信号(即变低),就可能将数据错误地写入其他单元.为防止这种情况出现,在写控制信号有效前,地址必须稳定一段时间tAS,这段时间称为地址建立时间.同时在写信号失效后,地址信号至少还要维持一段写恢复时间tWR.为了保证速度最慢的存储器芯片的写入,写信号有效的时间不得小于写脉冲宽度tWP.此外,对于写入的数据,应在写信号tDW时间内保持稳定,且在写信号失效后继续保持tDH时间.在时序图中还给出了写周期tWC,它反应了连续进行两次写操作所需要的最小时间间隔.对大多数静态半导体存储器来说,读周期和写周期是相等的,一般为十几到几十ns.
图7.1—4 RAM写操作时序图
二. RAM的存储单元
存储单元是存储器的核心部分.按工作方式不同可分为静态和动态两类,按所用元件类型又可分为双极型和MOS型两种,因此存储单元电路形式多种多样.
1,六管NMOS静态存储单元
由六只NMOS管(T1～T6)组成.T1与T2构成一个反相器,T3与T4构成另一个反相器,两个反相器的输入与输出交叉连接,构成基本触发器,作为数据存储单元.
T1导通,T3截止为0状态,T3导通,T1截止为1状态.
T5,T6是门控管,由Xi线控制其导通或截止,他们用来控制触发器输出端与位线之间的连接状态.T7,T8也是门控管,其导通与截止受Yi线控制,他们是用来控制位线与数据线之间连接状态的,工作情况与T5,T6类似.但并不是每个存储单元都需要这两只管子,而是一列存储单元用两只(见图7.1-3).所以,只有当存储单元所在的行,列对应的Xi,Yi线均为1时,该单元才与数据线接通,才能对它进行读或写,这种情况称为选中状态.
图7.1-6 六管NMOS静态存储单元
双极型晶体管存储单元
图7.1-8是一个双极型晶体管存储单元电路,它用两只多发射极三极管和两只电阻构成一个触发器,一对发射极接在同一条字线上,另一对发射极分别接在位线B和上.
在维持状态,字线电位约为0.3V,低于位线电位(约1.1V),因此存储单元中导通管的电流由字线流出,而与位线连接的两个发射结处于反偏状态,相当于位线与存储器断开.处于维持状态的存储单元可以是T1导通,T2截止(称为0状态),也可以是T2导通,T1截止(称为1状态).
当单元被选中时,字线电位被提高到2.2V左右,位线的电位低于字线,于是导通管的电流转而从位线流出.
如果要读出,只要检测其中一条位线有无电流即可.例如可以检测位线,若存储单元为1状态,则T2导通,电流由线流出,经过读出放大器转换为电压信号,输出为1;若存储单元为0状态,则T2截止,线中无电流,读出放大器无输入信号,输出为0.

上一页下一页