综合测试题二
一,填空
1,(1110100.0101)8421BCD表示的二进制数( ),十六进制数( ).
2,逻辑函数
的最简与或式( ).
3,已知逻辑函数,,
则( ).
4,)制作一个用于手表电池供电的数字电路,宜采用 型器件.
(ECL,TTL,CMOS)
5,在下列JK触发器,RS 触发器,D触发器 和T触发器四种触发器中,
同时具有保持,置1,置0和翻转功能的触发器是( ).
6,逻辑变量A 和2003个1异或的结果( ).
7,和CMOS门电路相比,ECL门电路的工作速度( ),功耗( ).
8,TTL与非门,TTL异或门,集电极开路与非门和三态门,
实现总线功能的是( ).
二,作图题
触发器电路及输入信号的波形如图(1)所示,
试分别画出D触发器的Q和Q1的波形.


图(1)

三,分析电路
分析图(2)所示电路的逻辑功能,写出逻辑函数式,列出真值表,说明其功能.
(10分)

图(2)
2,已知电路如图(3)所示,试分析电路的功能(15分)
(1) 写出各有关表达式
画状态图
说出该电路的功能

图(3)

3,依据图(4)所示输入,输出波形的逻辑关系,根据波形
判别虚线框所示的门电路是 .(与非门,或门,异或门,同或门)
(5分)

图(4)

四,设计题
在体育比赛中,有三名裁判,其中包括一名主裁判和两名副裁判.比赛时,只有主裁判判定运动员成绩有效,加上至少一名副裁判判定运动员成绩有效时,该运动员的成绩才有效,用电路实现该逻辑功能.(10分)
利用JK触发器和必要的门电路设计一个可控的同步加法计数器.
要求:当控制信号M=0时为六进制;M=1时为三进制.(30分)
3,74161为四位同步二进制加法计数器,其逻辑符号和功能表附录图(5)所示.
试用74161和必要的门电路实现十进制计数器.(20分)
4,试用四位二进制计数器74161和八选一数据选择器74152, 设计一个数字序列
产生器,它可以周期性地产生如下数字序列信号: {6ED}H
(74152逻辑符号和功能表附录图(6)所示.允许另使用门电路).(20分)

附录:

图(5) 四位同步二进制加法计数器
四位同步二进制加法计数器
CP

EP ET
工作状态
X
X
X
0 X
0
1
1
1 1
X X
X X
X
X 0
1 1
异步清零
同步置数
保持
保持
计数
八选一数据选择器74152的逻辑方程如下:
图(6) 八选一数据选择器