课程注意事项
课程名称: 硬体描述语言与 FPGA 系统应用 课程目标: 学习位积体电设计程,以语言为基础之电描述与硬体描 述语言,FPGA 为基础之模拟验证软体工具与位电之模拟验 证,FPGA 元件架构,以及 FPGA 实作验证,以具备基础位积 体电设计及实作能 时程: 18 周, 3 小时/周 共 54 小时 考资 书籍: 1. 简弘,「Verilog 晶片设计」,文魁 2. 郑信源,「Verilog 硬体描述语言位电设计实务」,儒 3. 灶生,「Verilog FPGA 晶片设计」,全华 4. Michael D. Ciletti, "Advanced Digital Design with Verilog HDL," 新月/东华 5. 自强,「位系统实习 Quartus II」,儒 6. 华亨 FPGA/ASIC 多媒体影音雏型验证平台实习手册 网站: 1. Altera 官方网站: http://www.altera.com 2. Altera on line document center http://www.altera.com/education/demonstrations/online/design-software/onl-d esign-software-demos.html 3. Quartus II Software Online Demonstrations http://www.altera.com/education/demonstrations/online/design-software/overv iew/onl-overview.html 4. Quartus II 简介 (中文版) intro_to_quartus2_trad_chinese.pdf 5. 考网页 http://home.educities.edu.tw/oldfriend/page53.htm 6. Altera 台湾代商 http://www.gfec.com.tw (茂纶) 课程网站: www.meworks.net/meworksv2a/meworks/page.aspx no=13279 系方式 E-mail: hcchen@ nuu.edu.tw Tel: 037-381505
Office: 电子系 6204 上课方式 1. 投影片讲述及板书讲述 2. 模拟验证及 FPGA 实作验证 分组: 2 人/组 评分 1. 实验验收: 70% 2. 期末测验: 30%
进表
日期 内容纲要 实验规画 1. FPGA 位积体电 学习 FPGA 位积体电 设计程 位积体电设计 设计程,积体电 2. 积体电设计的一些 简介 设计相关基本知及 基本知 FPGA 架构 3. FPGA 简介 1. Altera Quartus II (Windows 版 FPGA 模 拟验证软体 2. Installation 3. licensing* 4. Language-based design 1. 於家中电 脑 安 1. 学会使用 FPGA 之 entry 装 QuartusII, 整合环境软体 5. Compilation 及 FPGA 模 拟 验 证 并 licensing Quartus II, Function Simulation 2. 并用此工具学习 6. Compilation 及 timing 2. FPGA 设 计 环境 FPGA 位积体电 程 ("counter" simulation 7. Device assignment, Pin 设计程 范习) assignment, Compilation 8. Analysis Function, Timing, Power 9. 范习 闸层次描述: 1. schematic-based 的 描 述 如 何 转 成 VerilogHDL 语 法 1. 学习 VerilogHDL 闸 language-based 的 描 及基本模组闸层次 层次电描述语法 述 闸层次电描述 描述及验证 2. 学习闸层次电描述 2. 电 与 语 言 描 述 , 平 动作观建 3. 组 合 辑 电 描 述 & 序向电描述 为层次的描述(一): 1. 续 指 定 (continuous assignment) 1. 学习使用 continuous 2. 电与语言描述, 平 assignment 叙述描述 组合辑电描 动作观建 组合辑电为 述 VerilogHDL 语 法 3. 为语法与对应的电 1. BCD to 7-seg 2. 了解 VerilogHDL 语 及基本模组为描 转换模组 法与硬体为对应关 述及验证 甲, 条件指定 2. 4 to 16 解码器 系 乙, 二个以上条件的 模组 3. Quartus II Insert 指定 Template 的使用 丙, 运算子 4. 善用 Quartus II Insert Template 单元主题 单元目标
9/14
9/21
9/28
10/5
10/12
10/19
10/26
11/2
11/9, 11/16
11/23, 11/30
为层次的描述(二): 1. 程序指定(procedural 1. 学习 procedure 组合辑电描 assignment) assignment 叙述描 2. 电与语言描述, 平 述 述组合辑电 1. BCD to 7-seg 动作观建 为 转换模组 3. 语法为与对应的电 2. 了解 VerilogHDL 语 2. 4 to 16 解码器 法与硬体为对应 模组 甲, if … else … 关系 乙, for 丙, case procedural assignment 序 序向电描述 向辑电为描述 VerilogHDL 语 法 学习 procedure 1. 初 值 可 设 定 之 1. edge trigger 及基本模组为式 assignment 叙述描述序 4 位元计器 2. blocking & 描述及验证 向辑电为 模组 non-blocking 2. 除频电模组 assignment 1. 阶层式电设计 RTL 描述 甲, in order 阶层式设计模拟 乙, by name 1. 学习阶层式设计 阶层式电设计 2. 阶层式电设计实现 与 FPGA 实作验 2. 阶层式电设计之 RTL 描述,模拟验 证 计器 RTL 描述 3. pin assignment 证与 FPGA 实作 1. 跑马灯模组 3. 模拟验证及 FPGA 实 4. FPGA 发展板 验证 2. 二位计时马 作验证 甲, 指拨开关 表模组 乙, 按键开关 丙, LED 丁, 七段显示器 期中考 No schedule 1. 有限态机及控制单 元描述 模拟与 FPGA 实 2. 使用者定义之控制时 作验证 序描述 1. 键 盘 扫 描 模 组 学习 FSM, ASM 描述及 甲, control signal with 同步电描述(一) 设计 验证 gated clock 2. 16*2 文 字 型 乙, control signal with LCD 按键显示 FSM 电设计 丙, control with ASM 3. 按键显示电设计 1. 二补运算 整运算 加减法器 乘法器 简单型电子计算 学习整运算单元硬体 算术运算单元描述 加器 机 模 拟 与 FPGA 确分析及硬体描述 乘加器 实作验证 乘加器 2. 确分析 (运算单 元位元目决定)
1. 计式有限态机描 交通灯控制电 学习计式有限态机 述 12/7, 同步电描述(二) 模拟与 FPGA 实 12/14 描述及验证 2. FPGA 实 现 交 通 灯 控 作验证* 制电 1. RAM, ROM, Memory 1. 学习基本记忆体单元 扩充, FIFO, Stack 描 描述及验证 记忆体模组设计 述 12/21 记忆体单元描述 2. 学习 FPGA 内建之 及模拟验证 2. FPGA 内 建 记 之 忆 区 记忆区块配置 块配置 验收 deadline: 99. 1. 4 12/28 Verilog 电设计上机实 1/4, 期末考 分三梯次, 2 小时/梯次 1/11 测及 FPGA 实作 於 RM6204 门上 1/13 公布成绩