Verilog-A 的模拟电路行为模型及仿真
作者:朱樟明,张春朋,杨银堂,付永朝
关键词:Verilog-A,行为,模型,仿真
摘要:分析了模拟硬件描述语言 Verilog-A 的特点及模型结构,根据仿真速度和仿真精度
的折衷考虑,设计实现了模拟开关、带隙基准电压源及运放的 Verilog-A 行为模型.根据
数模转换器(DAC)的特性,基于 Verilog-A 设计了 DAC 参数测试模型,也建立 8 位DAC
的行为模型.所有行为模型都在 Cadence Spectre 仿真器中实现了仿真验证.
随着集成电路技术的不断发展,片上系统(SOC)设计正在成为集成电路设计的发展方向.
SOC 芯片集成了大量的 IP 核,
如微处理器、
数字信号处理器
(DSP)
、
模/数转换器
(ADC)
、
数/模转换器(DAC)
、模拟滤波器、存储器及射频(RF)单元等,使得芯片的设计规模远
远超过了以往的设计,其片内通讯及 IP 核接口的复杂程度也大大提高,从而使其设计的难
度和复杂度都达到了前所未有的程度[1]
,而SOC 系统 验证就成为了设计的难点.
SOC 系统验证就是对基于 IP 核实现的 SOC 系统进行功能验证、
静态时序分析、
功耗分析等,
以保证正确的系统功能和良好的产品性能.以前的 SOC 验证方法是基于混合信号集成电路
仿真方法,其中模拟 IP 核的仿真则采用 Spice 仿真方法实现.虽然这种仿真方法具有较高
的仿真精度,
但是仿真速度无法满足产品开发的时间要求,
也对仿真收敛性提出了新的要求.
本文基于模拟硬件描述语言 Verilog-A,研究模拟电路的行为模型及仿真,建立了带隙基准
电压源、运放等模拟 IP 核的精确行为模型.如果对所有的模拟 IP 核建立精确行为模型,不
仅可以很好的解决 SOC 的系统验证,也可以解决 ADC 等混合信号集成电路的参数测试问
题.
1 模拟硬件描述语言 Verilog-A
Verilog-A 是描述模拟电路系统和模拟电路单元的结构、
行为及特性参数的模块化硬件描述
语言[2-3]
,也可以用于描述传统的信号系统,如固体力学、流体力学、热力学等系统.
与Spice 子电路的仿真编译相同,Verilog-A 行为级模型能映射成网表,网表模型包括行为
模型的模型名、
参数等,

下一页