C2000 参赛项目报告（命题组）
题 学
目： 基于 TMS320F28234/5 的音频范围扫频仪的设计 校： 北京交通大学
指导教师：
钱满义（讲师）
参赛队成员名单（含个人教育简历）：
本科生、 顾 晨、本科生、北京交通大学 朱洁丽、本科生、 朱洁丽、本科生、北京交通大学 本科生、 刘 薇、本科生、北京交通大学
基于 TMS320F28234/5 的音频范围扫频仪的设计
顾晨 朱洁丽 刘薇
100044） （北京交通大学 电子信息工程学院 邮编 100044） 摘要：本设计基于 TMS320F28234 DSP 芯片，制作了一台音频范围数字扫频仪。系统由 DSP
核心、硬件调理电路和 PC 机交互界面三部分组成。当确定当前扫描频率时，利用 DSP 芯片片 内的 PWM 外设，产生单频方波输出，经过第一级调理电路后输出同频 信号，通过待测网 络后的正弦信号通过第二级调理电路整形放大，使用 DSP 芯片内部 AD 采样，并将得到的数据 经过缓存处理得到所测网络的特性，最后经过 RS232 串口和 PC 机通信，由上位机 VB 交互界 面直观且清晰地显示所测网络的幅频特性。
关键词：扫频仪、DSP 应用、TMS320F28234
Design an audio frequency sweeper based on TMS320F28234/5
Guchen，Zhujieli，Liuwei
(School of Electronics and Information Engineering, Beijing Jiaotong University ;100044) Abstract：We have made an audio frequency sweeper based on TMS320F28234 in this
design. The system consists of the DSP, the hardware circuit and PC interface. When giving instantaneous sweep-frequency, we will produce a single-frequency square-wave using the PWM peripherals in DSP. The square-wave will be converted to a sinusoidal signal on the same frequency via the fist signal conditioning circuit. The sinusoidal signal will almost immediately get through the electrical network which should be measured for its amplitude-frequency characteristics. Then after the second signal conditioning circuit which is used for reshaping and amplifying, the signal will go back into the DSP through AD Sampling. We get some data which will consequently be cached and processed to get the amplitude-frequency characteristics of the measured network. Finally, via the RS232 serial port to communicate with PC, we show the amplitude frequency characteristics of the measured network intuitively and clearly using VB interface. Key words：frequency sweeper、DSP applications、 TMS320F28234 ：
目录
1 2 3 引言............................................................................................................................. 1 系统指标要求............................................................................................................. 1 系统方案..................................................................................................................... 2 3.1 总体介绍.............................................................................................................. 2 3.2 第一级调理电路.................................................................................................. 2 3.3 带阻网络.............................................................................................................. 5 3.4 第二级调理电路.................................................................................................. 7 4 系统功能模块设计..................................................................................................... 8 4.1 DSP 选择与外围电路设计.................................................................................. 8 4.2 RS232 通讯接口.................................................................................................. 9 4.3 ADC 接口............................................................................................................ 10 4.4 电源模块............................................................................................................ 10 5 系统软件设计........................................................................................................... 11 5.1 软件总体框图.................................................................................................... 11 5.2 上位机部分........................................................................................................ 11 5.3 下位机部分........................................................................................................ 12 6 7 8 9 系统关键设计与创新............................................................................................... 13 系统测试结果........................................................................................................... 14 附录一 （均 法）............................................................................................. 16 附录二....................................................................................................................... 26 9.1 PCB 板照片....................................................................................................... 26 9.2 上位机交互界面.............................................................................................. 31
1 引言
本文设计目的是制作一台音频范围的扫频仪，该扫频仪包括下位机 DSP 及外围电路完成指定频率范围 幅频特性测试和上位机 VB 图形显示界面，之间通过 RS232 串口电缆连接。此外为了方便测试性能，我们 还制作了一个带阻网络模块。 在电子测量中，经常遇到对网络的阻抗特性和传输特性进行测量的问题，其中传输特性包括增益和衰 减特性、幅频特性、相频特性等。用来测量上述特性的仪器我们称为频率特性测试仪，简称扫频仪。它为 被测网络的调整、校准及故障的排除提供了极大的方便。我们所设计和制作的这台音频频率范围内的扫频 仪，能够实现在音频范围内对带阻网络进行其特性的测试，性能良好。 DSP(Digital Signal Processing)数字信号处理是一门涉及许多学科而又广泛应用于许多领域的新兴 学科。而 DSP(Digital Signal Processor)是一种独特的微处理器，是以数字信号来处理大量信息的器件， 也是一种特别适合于进行数字信号处理运算的微处理器，其主要应用是实时快速地实现各种数字信号处理 算法。在这个设计中，我们选择了新款的低成本控制系列 TMS320F28234 芯片，主要使用了 DSP 内部 PWM、 SCI 以及 ADC 外设。 本设计基于 TMS320F28234 DSP 平台，完成了扫频仪的制作与测试。
2 系统指标要求
本设计具体指标要求如下表 1 所示。 表 1 系统指标要求 模块 电源 基本要求 单电源供电 不得使用外部 DAC 或 DDS 芯片，只能使用 C2000 内部 PWM 信号发生器 扫频信号频率范围 20～20kHz，步进小于 10Hz；计算出基于所使用芯片所能达 扫频信号产生 信号调理电路 1 到的最小分辨率 输出幅度应在 0～3V；具体峰峰值不限 输出电阻为 600?? 使用推荐放大器 带阻网络 以 10kHz 单频信号为基准，要求带阻网络的最大 ≥10dB 带阻网络应可拆卸 信号调理 2 的输入电阻为 600?? 幅频特性测试 应用数字信号处理技术获取带阻网络在 20～20kHz 间的幅频特性，不得使用硬 件真有效值检测电路；使用 C2000 内建 ADC
1
幅频特性显示 均 （发挥部分）
使用 C2000 的 UART 和电脑显示器通信， 设计显示界面和简单界面；或利用模拟示波器； 20～20kHz 频率范围内的通带起伏不大于±1.5dB
3 系统方案
3.1 总体介绍
本设计是以外部电路尽量简单，充分使用 DSP 的内部设备资源的前提完成的。信号处理部分以 TMS320F28234 DSP 芯片作为控制和测量的核心。在硬件部分，分为第一级调理电路、带阻网络和第二级调 理电路。 其中，第一级调理电路采用了巴特沃斯四阶低通开关电容滤波器集成芯片 TLC04 来实现，设计以及操 作都比较简单；带阻网络采用了改进型的双 T 型陷波器，经过测试，性能良好；第二级调理电路采用了集 成芯片——具有 MUX 的零漂移、可编程增益放大器 PGA113 来实现，可以完美地实现对于信号的第二级 调整要求。总体框图如图 3.1 所示。
单频 信号 20－20kHz 信号 调理1 内部 PWM
带阻网络
单频 信号 20－20kHz 信号 调理2 内部 ADC
C2000
显示 图 3.1 总体框图
3.2 第一级调理电路
本部分主要实现了在音频的 20Hz 到 20kHz 中将 DSP 输出的单频 PWM 方波信号变成单频的正弦波。 经过查阅资料，有几种办法实现此功能。 首先，我们考虑了锁相环。模拟锁相环可以产生高频率稳定度的正弦信号，而且能够实现对单频信号 的倍频输出，经过试验发现即使输入的是方波也具有很好的输出波形。但是常见锁相环一般应用于高频信
2
号的生成，对于低达 20Hz 的信号输出非常困难。而且，锁相环电路调试尤其是 VCO 的制作比较困难，锁 定时间较长，而且很容易失锁的情况。因此，我们经过初步的实验就放弃了这种方法。 其次，考虑到 PWM 生成的方波就是不同能量的奇数次正弦波谐波的叠加，所以我们想到无源的 RC 低 通滤波器，但是，由于扫频信号频率在 20Hz～20kHz 如此宽的范围内，很难设计一个固定的 RC 电路完成 工作。虽然这个方案在初始阶段就被否定了，但启发了我们继续思考。如果滤波器截止频率可变，问题就 迎刃而解，于是诞生了我们最后采用的方案。 该方案使用了有源滤波器， 它由 R、 元件与运算放大器组成。 C 有源滤波同无源滤波比较， 滤波效果好， 主要可以同时滤除多次及高次谐波，不会引起谐振，能够较好地达到我们的要求。通常用三个运算放大器 辅以合适的电阻和电容元件就可以实现双二阶型的有源滤波。但同样无法实现截止频率可变这一设计要求， 于是我们使用了 TLC04，它是巴特沃斯四阶低通开关电容滤波器，理论上四阶低通滤波器适合于滤除多次 谐波，其最大的优点是截止频率可以通过时钟引脚控制，非常符合本设计的需要。 TLC04 是一种单片巴特沃斯四阶低通开关电容滤波器，成本低廉且易于使用。该芯片截止频率稳定度 只依赖于外部时钟频率的稳定性，并且截止频率是可以根据时钟来调整的，在时钟与截止频率为 50:1 的时 候有低于 ±0.8% 的误差。该芯片的功能框图见图 3.2.1 所示。
图 3.2.1 TLC04 的功能框图 根据 TLC04 性能以及典型应用电路， 我们设计了第一级调理电路， 见图 3.2.2 所示。 输入两路方波信号， 一路为输入信号，一路为时钟信号，开关滤波得到与输入同频 信号；再对所得正弦信号进行二阶低通 滤波，使其高频波形平滑；其后对信号正向分压（使用 0PA364 搭建的正向分压电路），将输出信号幅度控 制在 0~3V 之内。0PA364 的输出电阻为 0，输出端串联两个 300 ?? 的电阻，使得第一级调理电路的输出电 阻为 600 ?? ，满足了阻抗匹配的要求。 调理电路一具体电路详见图 3.2.3~3.2.6 所示。其中，图 3.2.3 为电压偏置电路，保证输入时钟信号的电 压值幅度；图 3.2.4 为 TLC04 单电源开关滤波电路，将 PWM 信号转换为同频正弦信号；图 3.2.5 为平滑滤 波电路，增益为 AU = 1 +
R6 ，截止频率为 wc = R5
1 ；图 3.2.6 为有源正向分压电路，有 R3 R4C2C3
U 0 = (1 +
R10 R8 ) Ui R9 R7 + R8
。
3
图 3.2.2 第一级调理电路
图 3.2.3 电压偏置电路
图 3.2.4 TLC04 采用外部时钟驱动电路
4
图 3.2.5 二阶低通滤波
图 3.2.6 有源 分压电路
3.3 带阻网络
该部分主要是设计并制作了一个可拆卸的带阻网络，为调试提供方便。 带阻网络的设 类繁多，各不相同。包括有源和无源两大类。其中，RC 带阻滤波电路即为简单的无 源带阻网络，该电路只需要计算出设定电阻和电容的大小即可使用，此电路的优点是使用一级运放就可实 现频率限定，没有大量复杂的计算，但是，题目要求必须使用有源滤波器，所以，这种简单的方法我们不 予考虑。 在有源带阻滤波器中，双 T 带阻滤波电路效果较好，使用较为广泛，其理论计算和设计都比较成熟。 运放同相端外接一个双 T 带阻滤波电路，它是由无源低通电路两个 R 和 C 和高通电路两个 C 和 R/2 并联组 成。有带深度电压串联负反馈的运放双 T 网络负载电阻无限大。双 T 电路是两个星形接法阻抗电路的并联。 此电路有较好的限波特性。 基本的双 T 型陷波器的设计以及其频率特性如图 3.3.1 所示
5
图 3.3.1 双 T 型陷波器电路以及其频率特性 其传递函数为： A( S ) =
1 + ( sCR) 2 AV 1 + 2(2 ?? Ac ) sCR + ( sCR) 2
其中， AV =
R1 + R2 R2
1 2π RC
R 和 C 的值可由中心频率 f 0 来决定，即： f 0 = 其 Q 值可由下式计算而得： Q =
1 ，f 为反馈系数，并且，Q 值随反馈系数的增高而增大。 4(1 ?? f )
根据上述的原理，我们设计了一种有源的改进型的双 T 型陷波器。电路图如图 3.3.2 而我们的设计中对双 T 网络进行了改进，增加了跟随器，以使得满足第一级调理电路的输出要求。制 作中采用的运算放大器芯片是 TI 公司的 OPA364。 对带阻网络的性能测试后发现， 10kHz 单频信号为基准， 以 带阻网络的最大 达到了要大于 10dB 的 要求，并且，得到了比较理想的 Q 值。
图 3.3.2 带阻网络
6
3.4 第二级调理电路
第二级调理电路主要要实现的功能是对于带阻网络输出的信号在进入 ADC 模块之前进行幅度上的调 整，使其在 0～3V 之间，不致对 ADC 模块产生影响。为了实现将大信号缩小，小信号放大的功能，该部分 我们选择采用了具有 MUX 的零漂移、可编程增益放大器 PGA113。 PGA113 是单电源供电，带有输入多路复用器的 PGA。多路复用通道选择和增益选择是通过一个标准 的 SPI 接口。PGA113 有两个通道输入复用器，其增益提供选择范围 为（1，2，5，10，20，50，100，200），并有一个三线 SPI 数字接口。其典型的应用电路如图 3.4.1 所示。
图 3.4.1 PGA113 的典型应用电路 我们应用 PGA113 设计的第二级调理电路如图 3.4.2 所示。并按照题目要求，第二级调理电路的输入 电阻应该是 600 ?? ，所以，我们在输入端并联了 1.5K ?? 和 1K ?? 的电阻，使其能够满足要求。除此之外， 输出信号在进入 ADC 采样之前，我们还加入了简单的 RC 低通滤波，尽量减少噪 号干扰影响 AD 采样 精度。
7
图 3.4.2 第二级调理电路
4 系统功能模块设计
系统功能模块由以下四部分组成：DSP 及外围电路、通讯接口、ADC 接口、电源模块，下面分别介 绍。
4.1 DSP 选择与外围电路设计
本设计中我们选择 DSP 芯片 TMS320F28234 作为核心处理芯片，其外围电路包括复位电路、JTAG 调试接 时钟电路等。 TMS320F28234 含有丰富的片上外设资源，如 ADC、事件管理器、PIE、看门狗、SCI、SPI 等。使用了其 片上 ADC、PWM 及 SCI 等模块，无需外扩 ROM。系统中，F28234 协调着整个系统各模块的有序工作及承担着 信号处理的任务。 复位电路采用阻容式电路，以方便进行手动复位。JTAG 便程序的调试和烧写。DSP 复位电路以及 JTAG 电路如图 4.1.1。
8
图 4.1.1 DSP 复位电路以及 JTAG 接口 F28234 的另一个特点就是其 CPU 时钟频率已经可以达到 150MHz，即单周期指令执行时间为 6.67ns。这 从而为高速采集和处理信号提供了保障。因而，系统中 F28234 由外部 30MHZ 的有源晶振提供时钟信号，并 在其内部 2 分频经锁相环 10 倍频至 150MHz。时钟电路图如图 4.1.2 所示。
图 4.1.2 30MHz 时钟晶振接入电路
4.2 RS232 通讯接口
通讯模块接至 F28234 的 SCI 模块，通过 9 芯标准 RS-232 其它系统进行串行通讯。选用 F28234 片 上 SCIC 作为串行通讯 选用 MAX232 作为串口通讯信号电平转换模块的主要器件。串行通讯部分硬件连 接图如图 4.2 所示。
9
图 4.2 通讯接口硬件连接图
4.3 ADC 接口
系统使用了两路 AD：ADINA0 和 ADINB0，ADC 部分硬件连接图如图 4.3 所示。
图 4.3 ADC 接口硬件连接图
4.4 电源模块
系统供电电路总体框图如图 4.4 所示。
10
图 4.4 系统总体供电框图 该模块主要使用了电源转换芯片 TPS767D301。因为 DSP 芯片 TMS320F28234 需要+3.3V 的工作电源和 +1.9V 的内核电源，该模块采用了这种电源转换芯片将+5V 转换为+3.3V 和+1.9V。为了减小数字部分对模拟 部分的影响，系统中将数字电源与模拟电源、数字地与模拟地分开。模拟地与数字地之间接 0??电阻，以抑 制高频串扰。
5 系统软件设计
5.1 软件总体框图
系统软件整体设计分为两大部分，即上位机 PC 和下位机 DSP 两部分的软件设计。
5.2 5.2 上位机部分
程序说明：在 VB6.0 环境下开发，采用 RS232 协议。 关于通信的数据传输协议：数据帧的帧头为 2 个特定的字符‘S’和‘T’，利用控件的事件驱动进行 帧同步和有效数据提取处理。 本界面的数据采用实时显示的方式，可以动态的看到曲线的生成，还可以通过鼠标选择特定的频点进 行观察比较。 上位机的流程图如图 5.2
11
开始
界面参数初始化 按下“打开串口”按钮？ Y 串口初始化并打开相应 COM 口 按下“开始扫描”按钮？ Y 根据设定参数初始化扫描操作，同时 音频范围内的有效频点 发送指令控制下位机扫描当前频率点 接受到串 据 Y 接受串口数据存入缓冲区 帧同步，数据校验 Y 、存储数据并绘制谱线图
N
N
N
N
完成所有频点扫描 Y 关闭程序？
N
N Y 结束
图 5.2 上位机流程图
5.3 下位机部分
程序说明：在 CCS3.3 环境下开发，下位机的处理单位是一个频点，完全受上位机指令控制运行。下位 机通信协议跟上位机基本相同，只是数据承载的内容有所变化，为了减少下位机的运算量，降低开发难度， 提高扫描效率，在设计中将对数 和数据缓冲区放到了上位机中进行。 下位机的流程图如图 5.3
12
开始
芯片时钟、ADC、SCI、PWM 初始化
SCI 是否接受到数据？ Y 帧同步
N
数据有效？ Y 根据通信协议提取有效数据，计算当前频点
N
根据当前频率点在保证尽可能高的分辨率下计算预分频和计数器数值
根据 结果修改 PWM，开启 PWM 信号输出
根据信号频率和采样率 采样点数以保证峰值/有效值采样误差最小
延时约 1ms 待正弦波型稳定后启动 ADC
已经完成峰值/有效值采样？ Y 组帧并通过串口返回幅度参数至上位机
N
图 5.3 下位机流程图
6 系统关键设计与创新
1、本系统采用 TI 公司在 F2812 芯片基础上进行改进后推出的 F28234 芯片上进行开发，在功耗、性能、 稳定性方面都有很大提升，片内 ADC 精度也有较大提高，非常适合承担低成本条件下的控制和运算任务。
13
2、基于方波就是同频正弦波及其奇数次谐波组成的成分关系，采用 MAX293/297 集成芯片，实现了低通 滤波器截止频率程控的功能，将片上 PWM 输出的 50%占空比方波扫频信号完美的转化为幅度基本恒定的不 失真的正弦扫频信号。 3、有源带阻网络使用了应用广泛，较为成熟的双 T 带阻滤波电路，在设计频点实现了-20dB 以上的 。 4、在 ADC 采样前端加入可编程运算放大器 PGA113，不但提高了本设计在测量微小信号时的测量精度， 还实现了 AD 与待测信号之间的有效隔离。 5、在上位机采用 VB 环境进行开发，其串 件和图形显示控件非常好的协助了本设计的实现，操作简 单的同时也使得测量结果更加直观。 6、在 RS232 通信协议的应用中自主定义了通信帧格式，使得通信过程更加规范、简单、有效，对外界干 扰也具有一定的抑制作用，提高了系统的鲁棒性。
7 系统测试结果
最后，我们进行了系统联调，测试结果如表 2 所示。 表 2 系统指标完成质量 模块 电源 基本要求 单电源供电 不得使用外部 DAC 或 DDS 芯片， 只能使 用 C2000 内部 PWM 信号发生器 扫频信号频率范围 20～20kHz， 步进小 扫频信号产生 于 10Hz；计算出基于所使用芯片所能 达到的最小分辨率 信号调理电 路1 输出幅度应在 0～3V； 具 体峰峰值不限 输出电阻为 600?? 使用推荐放大器 带阻网络 以 10kHz 单频信号为基准， 要求带阻网 络的最大 ≥10dB 带阻网络应可拆卸 信号调理 2 的输入电阻为 600?? 应用数字信号处理技术获取带阻网络 幅频特性测试 在 20～20kHz 间的幅频特性， 不得使用 硬件真有效值检测电路；使用 C2000 内建 ADC 幅频特性显示 使用 C2000 的 UART 和电脑显示器通信， 经过 RS232 串口和 PC 机通信，由上 信号经 DSP 内部 AD 采样和处理，获 得带阻网络幅频特性 实际效果 +5V 供电 使用 TMS320F28234 的 PWM 外设（两路） 扫频信号频率范围 20～20kHz，最小 步进 1Hz；计算最小分辨率见下文 信号调理 1 的输出电压峰峰值约为 2.62V 输出电阻为 600?? 使用 TI 推荐的放大器 OPA364 以 10kHz 单频信号为基准，要求带阻 网络的最大 >21dB（位于 1.1kHz 附近） 自制带阻网络，可更换 信号调理 2 的输入电阻为 600??
14
设计显示界面和简单界面； 或利用模拟 示波器； 均 20～20kHz 频率范围内的通带起伏不 大于±1.5dB
位机 VB 交互界面直观且清晰显示所 测网络的幅频特性 音频范围内的通带起伏 不大于±1.5dB， C2000 可以实时处理 （具体均 法分析见附录一）
扫频信号最小分辨率分析： 设 f CLK 为 CPU 系统主时钟频率（F28234 最高可达 150MHz）， f PWM 为 PWM 输出 50%占空比方波频率，变量 PRE 表示时钟预分频寄存器值，变量 DIV 表示 PWM 分频寄存器值，变量 PRD 表示周期寄存器值。 通常分辨率跟计数器的位宽以及计数器基础频率决定，符合以下公式： Resolution Frequency * 2^B = Counter Base Frequency 其中 B 为计数器位宽，可见其相对分辨率完全由 B 决定，28234 中 PWM 计数器位宽为 16-bit，则相对分辨 相对分辨 1/65536， 0.015%。 率为 1/65536，约为 0.015%。 根据上式可以推导出关系式： 推导出关系式： 推导出关系式
CounterBaseFreq =
f CLK = PRD × f PWM PRE × DIV
可见计数器基础频率并不确定，其跟 CPU 系统时钟以及两个寄存器的数值相关。单纯就提高分辨率来讲， 系统时钟越小越好，但系统时钟
f CLK
又不可能太小，会影响其工作及运算效率。而 PRE 与 DIV 又要根据生
成方波波的频率范围决定，也不可能为了提高分辨率任意增大。所以，无法找到绝对的最小分辨率。在本 工程实际应用中，使用了 150MHz 的系统时钟，我们优先根据待测频率保障 PRD 的数值尽可能接近最大值来 确定 PRE 和 DIV 的数值，尽可能的提高相对分辨率。
15
8 附录一 （均 法） 均 法）
8.1 方案分析
为补偿陷波器的陷波特性，实现均 我组提出 2 种可行方案。 方案一： 方案一 FFT 处理：AD 采样，将连续信号离散化，通过 FFT 快速傅利叶变换运算，得到输入信号的频谱。根据事先 所得的陷波器陷波特性参数，在频域上进行幅频均 理。最后将信号通过 IFFT 傅氏反变换到时域，并经 过外置平滑低通滤波器输出，将通频带为 20Hz～20kHz 内的信号电压幅度波动控制在在±1.5dB 以内，实现 数字均 目的。示意图如下所示： 以某一频率信号为准 进行幅频均
A/D
FFT
IFFT
低通平滑滤波
图 8.1.1 FFT 方案 这里，均衡效果很大程度上依赖于所测得的陷波器特性参数。因为我们将利用示波器观测的陷波器音 频输出信号数据（指各频率输出的峰峰值），或者直接利用由显示界面观测的陷波器音频幅频曲线，依参 考频率（可选为 10kHz）输出幅度进行归一化处理，得到处理后数据，再使用 Matlab 对数据进行拟合，得 到需要修 幅频曲线，取倒数则得到修 线。只要每次 FFT 处理得到信号频谱后，将离 谱数据与 相应的修 线数据相乘，即完成了频域幅度修正，再做 IFFT 将其还原为时域信号输出，即实现了时域内 幅频均 使用 FFT 直接对频谱进行均衡过程中也可能存在问题，如还原波形帧与帧之间衔接处可能会出现毛刺， 因为 FFT 帧处理可等效为对时域信号加矩形窗。还有由于分辨率的关系，低频成分还原可能会出现失真。 不过这些问题应该可以通过叠处理的方法来解决，如下图所示：
图 8.1.2 叠处理方法 处理中丢弃每帧的坏值，按照时域顺序输出有效的数据，经过 FFT 处理后还原出平滑无失真的波形。 现大概计算一下运算量，若我们选用 80k 的采样率和 4096 点 FFT 定点运算，此环境下 20kHz 信号一周 期内能保证 4 次采样，频谱最小分辨力为 20Hz。增大采样率和处理点数，能提高频谱分辨率和均衡效果， 但是处理数据量和对数据处理速度的要求会增加。 鉴于 FFT 的低频特性不好，数据处理量大，波形易失真等缺点，我们不采用这种方案。 方案二： 方案二 使用数字滤波器,直接在时域对信号进行幅度－频率补偿，如图2所示。
16
A/D
数字滤波
D/A
陷波器频谱特性
滤波器特性 图 8.1.3 数字滤波方案
输出信号特性
设计思路有两种： ⑴求陷波器幅频特性，通过仿真 其零极点，得到传递函数，设计与陷波器互补的带通网络及其传递函 数，编程设计滤波器算法实现。 具体实现方法如下： ① 进行电路仿真，求陷波器零极点； ② 由零极点求系统传递函数； ③ 反传递函数； ④ z 域变换得到数字传递函数； ⑤ 编程设计 IIR 滤波器算法实现每个双二阶滤波器。 此设计思路清晰，但仿真是关键，寻找零极点较困难，而且容易丢失，结果存在一定的不 性。 ⑵基于原型法，级联多个滤波器，用MATLAB设计出多级直接II型滤波器来拟合实际的带通滤波器曲线，得 到滤波器参数。 此思路即滤波器级联拟合逼近，设计基于原型双二阶滤波器，只需给定增益，中心频率和带宽即可确 定。具体实现方法如下： ① 用 matlab 画出陷波器幅频特性响应曲线； ② 设计双二阶参量滤波器函数，用 matlab 画出幅频特性响应曲线； ③ 设计带通滤波器增益，中心频率和带宽，级联后看曲线拟合效果，逐步逼近实际所需带通滤波器的 特性曲线。 ④ 将 matlab 设计出的增益，中心频率和带宽这 3 个参量代入编程实现的滤波函数中，实现滤波法均 效果。 此设计方法的结果能较好地逼近实际陷波器的互补特性，即所需带通滤波器的特性，稳定性较好，较 设计思路（1）来说更易实现。 需要强调的是，一般滤波器分两种：一种是 FIR 滤波器，优点是采用非递归结构，不存在稳定性问题， 但需要计算所有的冲激响应的系数，数据处理量大，用 DSP 处理可能实时效果不好；第二种是 IIR 滤波器， 优点是可以用较少的阶数实现较高的选择特性，运算量少，但是 IIR 滤波器采用递归结构，设计时需要考 虑稳定性问题。两者相比，IIR 滤波器更佳。 而参量均衡器设计方法又可有效 以上两种滤波器存在的问题，其采用全通网络和支撑结构，如下图所 示：
17
Input
二阶 全通 网络
1/2
Output
-1
k/2
图 8.1.4 由二阶全通网络构成的参量均 二阶全通网络的定义： H ( z ) =
a ?? b(1 + a) z ??1 + z ??2 1 ?? b(1 + a) z ??1 + az ??2
二阶全通网络在整个频率响应范围内幅度增益为 1，相位变化从低频的 0°变到高频的 180°。其特性 曲线如下图所示：
1 Magnitude (dB) 0.5 0 -0.5 -1
0
0.1
0.2
0.3 0.4 0.5 0.6 0.7 0.8 Normalized Frequency (×π rad/sample)
0.9
1
400 Phase (degrees) 300 200 100 0
0
0.1
0.2
0.3 0.4 0.5 0.6 0.7 0.8 Normalized Frequency (×π rad/sample)
0.9
1
图 8.1.5 二阶全通网络的幅度、相位响应曲线 二阶全通网络的带宽和中心频率表示如下：
18
??w3dB = cos ??1
2a ， w0 = cos ??1 (b) 1 + 2a
而且有
?? k > 1 时，参量均 为陷波型 ?? ?? k = 1 时，参量均 为全通型 ?? k < 1 时，参量均 为峰值型 ??
给定了增益，中心频率和带宽，即可确定基于全通网络的参量均 的幅频特性。其各种特性如下图所示：
8 7 6 5 Magnitude(dB) 4 3 2 1 0 -1 -2 -3 0 0.2 0.4 0.6 0.8 1 1.2 Frenquency(Hz) 1.4 1.6 1.8 x 10 2
4
中中中中中带带中中 增增带中
图 8.1.6（a） a、b 保持不变，变化 k
19
8 7 6 5 Magnitude(dB) 4 3 2 1 0 -1 中中中中中增增中中 带带带中
0
0.2
0.4
0.6
0.8 1 1.2 Frenquency(Hz)
1.4
1.6
1.8 x 10
2
4
图 8.1.6（b） k、b 保持不变，变化 a
8 7 6 5 4 3 2 1 0 带带中增增中中 中中中中带中
Magnitude(dB)
0
0.2
0.4
0.6
0.8 1 1.2 Frenquency(Hz)
1.4
1.6
1.8 x 10
2
4
图 8.1.6（c） a、k 保持不变，变化 b 但是，需要注意的是，基于全通网络的参量均 的频谱分布在整个采样频率范围之内。 了采样 频率后，在低频范围上实现窄带高增益均衡有一定困难。如下图所示：
20
14 12 10 Magnitude(dB) 8 6 4 2 0 -2 中 中 中 中 增 2kHz 3dB带 带 增 500Hz 最 最 增 增 增 10dB
0
0.2
0.4
0.6
0.8 1 1.2 Frenquency(Hz)
1.4
1.6
1.8 x 10
2
4
图 8.1.7 基于全通网络的参量均 低频特性举例 现结合我们所测得的带阻网络的幅频特性来选择均 类型。 通过 VB 交互界面测得带阻网络幅频特性在 MATLAB 仿真环境下如下所示：
图 8.1.8 带阻网络幅频特性曲线
21
25 20 15 需需需需需需 10 Magnitude(dB) 5 0 -5 带带带带带带需需 -10 -15 -20 -25
0
500
1000
1500
2000 2500 Frenquency(Hz)
3000
3500
4000
图 8.1.9 带阻网络与所需均 幅频特性曲线对比 可见此带阻网络陷波集中在低频 1.1kHz 左右，最大 为 21dB。 根据以上分析，若选择基于全通网络的参量均 ， 在低频范围内实现窄带均 要级联很多个 参量均 ，这样既没有充分发挥其各参数互不干扰、稳定性高的优点，还可能造成参量均 个数过多， 运算量大，无法实时处理等问题。所以我们不采用基于全通网络的参量均 ，而采用运算量少、灵活性 高的基于原型双二阶 IIR 带通滤波器来级联成所需的均衡器。
8.2 方案实现
我们采用基于原型双二阶 IIR 带通滤波器级联构成均 。 滤波器传递函数为
a0 + a1 z ??1 + a2 z ??2 H (Z ) = ， 各参数如下表所示。 1 + b1 z ??1 + b2 z ??2
表 3 原型双二阶函数设 带通参量滤波器参数 传递函数参数
a0
a1
a2
b1
b2
22
提 升 滤 波 器 类 型 滤 波 器 削 减 滤 波 器
1 + V0
k + k2 Q k 1+ + k2 Q
2( k 2 ?? 1) k 1+ + k2 Q
1 ?? V0
k + k2 Q k 1+ + k2 Q
2( k 2 ?? 1) k 1+ + k2 Q
k + k2 Q k 1+ + k2 Q 1??
1 + kV1Q + k 2 1 + kQ + k 2
2( k 2 ?? 1) 1 + kQ + k 2
1 ?? kV1Q + k 2 1 + kQ + k 2
2( k 2 ?? 1) 1 + kQ + k 2
1 ?? kQ + k 2 1 + kQ + k 2
注：V0 = 10G /20 ，V1 = 10 ?? G /20 ， k = tan(ω0 / 2) ，其中增益 G ( dB ) ≥ 0 ，品质因数 Q >0，中心频率为 ω0 。 由表 3 可知，只需确定滤波器增益 G，中心频率 f0 和品质因数 Q，运用 MATLAB 仿真，编写滤波器函 数 function [h,w]=para2(g,q,f0)，即可画出滤波器的幅频特性曲线，如下图所示：
20 18 16 14 Magnitude(dB) 12 10 8 6 4 2 0 增 增 增 15dB 中 中 中 中 增 5kHz 品品品品增2
0
0.2
0.4
0.6
0.8 1 1.2 Frenquency(Hz)
1.4
1.6
1.8 x 10
2
4
图 8.2.1 基于原型双二阶 IIR 带通滤波器举例
此方案拟采用 4 个基于原型双二阶 IIR 带通滤波器级联成均衡器，以较好地完成均衡。 首先，根据基本部分结果，得到所需均 的幅频特性曲线。 根据所需均 的幅频特性曲线，查询寻找到最大陷波处中心频率 f0 和峰值增益 G，再在中心频率左 右循环扫描，寻找衰减 3dB 处频率， 得到 3dB 带宽。根据公式 Q =
w0 , 得到品质因数 Q。 B
23
鉴于我们设计的带阻网络为双 T 型有源陷波器，其陷波特性极好，衰减非常大，且带宽很小，用单一 的二阶 IIR 滤波器补偿其峰值陷波无法达到高增益窄带宽的要求，所以在峰值陷波处采用增益分步补偿， 第一步仅补偿其增益的一半。 根据得到的三个参数 f0、G、Q，设 一个滤波器[h1,w]=para2(0.5*G, Q, f0)(增益补偿仅为所需的 1/2)。对比第一个滤波器的特性曲线和所需均 的特性曲线，得到仍需补偿的特性曲线。同寻找第一个 滤波器参数方法一样， 寻找出仍需补偿的特性曲线的最大陷波处中心频率 f01、 峰值增益 G1 和品质因数 Q1。 设计第二个滤波器[h2,w]=para2(G1,Q1，f01)。依第二个滤波器的设计思路和方法一样，依次设计出第三 个和第四个滤波器，并绘图显示均 和各滤波器的特性曲线，观察均 果。 仿真实验结果如下图所示：
25
20
Magnitude(dB)
15
10
5
0
500
1000 1500
2000 2500 3000 Frenquency(Hz)
图 8.2.2 均 真结果
3500 4000 4500
5000
其中，峰值增益最大的蓝色曲线是需要拟合的曲线，即陷波器的互补特性曲线； 峰值增益最大的红色曲线是滤波器级联后曲线，即所设计均 的特性曲线； 其他四条特性曲线（红、黄、蓝、绿）为每个滤波器的特性曲线。 此均衡器由 4 个基于原型双二阶 IIR 带通滤波器级联而成，各特性参数为： 第 1 个滤波器（黄色曲线表示）：G=10.6, Q=6.8, f0=1090 第 2 个滤波器（红色曲线表示）：G=10.4, Q=6.5, f0=1100 第 3 个滤波器（蓝色曲线表示）：G=0.9, Q=1, f0=1690 第 4 个滤波器（绿色曲线表示）：G=0.5, Q=1, f0=700 其中 G 表示增益(dB)，f0 表示中心频率(Hz)，Q 表示品质因数,采样频率为 81920Hz。 由图可知，所设计均 的特性曲线与陷波器的互补特性曲线大致重合，信号幅度在 20～20kHz 频率 范围内的通带起伏不大于±1.5dB，表明此算法能很好补偿陷波器的陷波特性，均 果明显。
24
该算法主要由两部分组成，为了获取滤波器参数的搜索算法和当前 IIR 滤波器的级联后的响应。本算 法的参数就是处理数据点数量 N。其中搜索算法首先需要寻找最小值点的时间运算复杂度为 O(N)，再次寻 找 3dB 带宽的复杂度最差为 O(2N)，由此可见从幅频特性中获取必要的滤波器参数的一次运算需要运算 O(3N)。由于上述算法一共需要迭 次，每次生成新加入级联的 IIR 滤波器后要与之前的响应进行卷积， 然后与目标滤波器曲线比较，继续迭 所以一共需要完成 4 次卷积运算，若卷积窗 度 M，则时间运算 复杂度为 O(M*M/2)。设计完成后，级联后的四级二阶 IIR 滤波器等效于一个 8 阶 IIR 滤波器，整体算法运 算量中等，在 N<=512 并且 M<=256 得情况下，使用 100MHz 系统时钟的 C2000 芯片，整体运算延迟应该 在 15ms 以内， 如果使用官方提供的 C28x 滤波器库 SPRC082 给出的 IIR 滤波器汇编函数， 可以大幅提高运 算效率，所以我们认为 C2000 可以使用本算法进行实时处理。
25
9 附录二
9.1 PCB 板照片
图 9.1.1 全板照片
26
图 9.1.2 底板照片
27
图 9.1.3 顶板照片
28
图 9.1.4 带阻网络照片
29
图 9.1.5 调理电路 1 照片
30
9.2 上位机交互界面
图 9.2.1 上位机交互界面
31