基于 DDS 的大功率变频标准源全数字化控制系统设计 摘要: 变频技术的发展迫切需要大功率变频标准源, 本文给出了一种基于 DDS 芯片 AD9953 和Cortex-M3 内核微处理器芯片 STM32F107 的大功率变频标准源全数字化控制系统的设计 方案. 重点介绍正弦波信号发生电路、 DDS 输出滤波器电路和微处理器及外围电路的设计, 并根据变频标准源的设计指标给出了这些电路的各项关键设计参数. 测试结果表明, 该设计 方案可以满足大功率变频标准源的要求. 关键词:变频技术,标准源,直接频率合成技术 0. 引言 功率标准源是产生标准电压、电流、频 率和功率信号用以校准电压、电流、频率和 功率传感器及仪表的标准级计量装置. 近年 来,随着电力电子技术、自动控制和微电子 技术的发展, 交流变频调速技术的应用日益 广泛.传统的功率标准源都是针对工频 50Hz 而设计,采用模拟技术输出能力有限, 电压输出一般在 1kV 以下, 电流输出一般在 100A 以下, 功率因数一般在 0.2 以上, 输出 量程过小、 频率范围过窄已经严重制约了电 能计量的发展.为了适应变频技术的发展, 亟需研制大功率变频标准功率源. 图1是大功率标准变频源的结构框图, 其中控制系统的作用是根据用户的设定, 产 生一定幅度、频率和相位的两路正弦波,分 别驱动两套功率放大装置, 作为电压和电流 信号输出;同时,控制系统还要根据传感器 的反馈,主动控制两路正弦波的频率、幅度 和相位, 以保证电压和电流输出信号的稳定. 图1大功率标准变频源结构框图 在大功率数字变频标准源中, 控制系统 是大功率数字变频源的核心部分之一, 是变 频源中的"源" ,其稳定性和控制精度直接 影响着变频源的稳定性, 因此要对控制系统 的电路进行精心设计, 才能保证变频源的性 能. 控制系统采用全数字化电路技术实现, 由正弦波信号发生、信号滤波及放大、中央 处理器、 对外接口和电源这几部分电路组成, 图2是全数字化控制系统的电路原理框图. 本文将重点介绍全数字化控制系统各部分 的设计方法. 图2全数字化控制系统的电路原理框图 1. 正弦波信号发生电路 正弦波信号发生电路是变频功率源控 制系统的关键, 其性能好坏直接决定了功率 源输出波形的品质. 相对于其他正弦波产生 技术, 直接数字频率合成技术具有频率稳定 度好、频率分辨率高、频率转换时间短、相 位可连续变化的优点, 十分适合作为变频信 号源使用,因此大功率数字变频源中,采用 DDS 芯片作为正弦信号发生器. 1) DDS 芯片 AD9953 目前 DDS 芯片的生产商主要集中在 ADI、 QualComm、Sciteg 等几个公司,其中 ADI 公司的 DDS 芯片应用最为广泛, 是目前的主 流.在数字变频源中,选用两片 ADI 公司的 AD9953 芯片分别作为电压源和电流源的正 弦信号发生器. 图3是DDS 部分的电路原理 图. AD9953 内部有一个 14 位DAC,最高转 换频率可达 400 MSPS,可以产生频率高达 200MHz 的正弦波;AD9953 的频率调整字高 达32位, 可以提供极高的频率调整分辨率; AD9953 具有不小于 80dB 的无杂散动态范围 (在160MHz 输出时)和不大于-120dB/Hz 的相位噪声. 图3DDS 部分电路原理图 2) DDS 输出频率范围及分辨率 由于 AD9953 频率调节字的字长为 32 位,因此其输出频率为 , , 其中, 为输出频率, 为写入到 AD9953 的频率调节字, 为系统频率.由 此可见,输出频率的最小分辨率为: 由于变频源的频率分辨率要求小于 0.01Hz,即得即DDS 的系统工作频率不能大于 42.9MHz.在此选择晶振频率 10MHz,内部 PLL 倍频为 1,即系统工作频率为 10MHz, 此时输出频率的最小分辨率为: , 当AD9953 频率调节字的范围为时,在10MHz 的系统工作 频率下,AD9953 的输出频率范围为: 输出频率范围远大于变频源实际要求 的输出频率范围 5~400Hz. 综上,当外部晶振频率为 10MHz,内部PLL 倍频为 1 时, AD9953 的输出频率范 围和输出频率分辨率均满足变频源的要求. 3) DDS 输出相位调整分辨率 AD9953 的相位偏移字的字长为 14 位, 输出相位偏移为 其中 为输出相位, 为写入到 AD9953 的相位偏移字,由此得输出相位偏 移的最小分辨率为 满足变频源相位最小调整分辨率 0.05° 的要求. 4) DDS 输出波形幅度调整分辨率 AD9953 中的 DDS 核心输出一个正弦 波的数字量,这个数字量与 14 位的幅度调 制字相乘, 再由一个 14 位的 DAC 转化为模 拟量输出.因此 AD9953 的输出波形幅度由 14 位的幅度调制字决定,其最小分辨率为 式中, 是最小分辨率, 是AD9953 输出的最大量程. 变频源的幅度稳定度和精度要求为: 当 幅度设置值在幅度最大量程的 10%到100% 范围内时稳定度和精度不小于设置值的 0.05%.变频源输出波形的幅度稳定性和精 度依靠闭环控制来保证,根据控制理论,在 控制算法确定的基础上, 闭环控制的稳定度 和精度决定于传感器精度和执行器的分辨 率.在变频源的幅度闭环控制中,执行器就 是AD9953, 如果仅采用 AD9953 内部 14 位 的幅度调制字,最小分辨率为最大量程的 0.0061%,当幅度设置值为最大量程的 10% 时,最小分辨率为设置值的 0.061%,已经 大于 0.05%的稳定度和精度要求,无法满足 控制需求,为此,必须设法提高 AD9953 的 幅度输出分辨率. AD9953 的DA 是两路互补的电流型输 出,以减小共模干扰,提高信噪比.D/A 的 最大输出电流则是由 DAC_RSET 管脚外接电 阻的大小(RSET)确定的: 如果改变 AD9953内置D/A的最大输出 电流,也可以改变 AD9953 的输出幅度,基 于这个思想,可以设法提高 AD9953 输出波 形幅度的分辨率. 虽然改变 DAC_RSET 管脚外接电阻的大 小可以改变 D/A 的最大输出电流, 但是由于 模拟可变电阻难以由 CPU控制其电阻大小, 而数字可变电阻的精度低, 因此变电阻的方 法不可取. 改变 DAC_RSET 管脚外接电阻的大小实 质上是改变流经 DAC_RSET 管脚的电流大小, 一个替代方案是将 DAC_RSET 管脚外接电阻 的另一端接在一个高分辨率的 D/A 转换器 输出上,通过 CPU 改变这个高分辨率 D/A 输出电压的大小,就改变了流经 DAC_RSET 管脚的电流大小,从而达到改变 AD9953 输 出幅度的目的. 本电路中(图3) ,选用一片 16 位的高 分辨率 D/A 转换器 AD5663 为DAC_RSET 管 脚外接电阻提供电压参考.一片 AD5663 由 两个 D/A 通道, 可供变频源中的电压信号源 DDS 和电流信号源 DDS 使用.AD5563 的 最大输出电压由参考电压管脚 VREF 的输 入参考电压确定,根据AD9953 的DAC_RSET 管脚最高电压,确定 VREF 外接 1.2V 参考电压. 为了保证 AD5663 输出的稳 定性,选用专用的电压参考芯片 ADR3412 作为 AD5663 的参考电压输入. 采用这个电路后, 当AD9953 内部的 14 位幅度调制字确定后, 输出波形的幅度还可 以通过 16 位D/A 输出调整,这样,幅度调 整分辨率变为 1/214 /216 =9.3*10-7 %,完全满 足控制要求. 5) 两片 DDS 的同步 为了确保变频源电压与电流通道输出 信号具有严格一致的频率, 并有相同的相位 参考,两片 DDS 芯片之间需要采用同步机 制.AD9953 提供 3 种同步方式,分别为自 动同步方式、 软件控制的手动同步方式和硬 件控制的手动同步方式.在本电路中,采用 自动同步方式. 为了同步工作,两片 DDS 芯片必须采 用同一个晶振作为时钟输入,同时在 PCB 布线时,要使晶振输出管脚到 AD9953 时钟 输入管脚的走线尽量一样长, 以保证时钟信 号到达两片 DDS 芯片时具有相同的相位; 另外,两片 DDS 芯片的 I/O UPDATE 管脚 要具有同步的上升沿,在本电路中,两个 DDS 芯片的 I/O UPDATE 管脚连至 CPU 的 同一个数字输出管脚. 采用自动同步方式时,其中一片AD9953 为主芯片(图3中的 U4) ,另一片 为从芯片,将从芯片的 SYNC_IN 管脚连接 到主芯片的 SYNC_CLK 管脚,主芯片的 SYNC_IN 管脚接地,这样,从芯片就可以 通过接收主芯片的 SYNC_CLK 信号自动同 步自己的内部时钟, 使两个芯片步调一致的 工作. 2. DDS 输出滤波器设计 由于 DDS 采用全数字结构,不可避免 地引入了杂散,其信号存在着失真与杂波, 主要原因有: 1) 存放在 DDS 芯片 ROM 中的正弦 波幅度量化误差. DDS 信号是由正弦波的离 散采样值经 D/A 转换为阶梯形的模拟波形, 当DDS 时钟频率为 ,输出正弦波的频率 为时,存在着以采样频率为折叠频率的 一系列镜像频率分量,这些镜像频率值为 , 它们的幅度沿Sin(x)/x包络滚降. 2) 相位累加器截断造成的杂波, 这是 由正弦波的 ROM 表样点数有限而造成的. 通过提高时钟频率或采用插值的方法增加 每个周期中的点数(过采样) ,可以减少这 些杂波分量. 3) D/A 转换器的各种非线性误差形 成的杂散频率分量, 其中包括谐波频率分量, 它们在 N 频率处. 这些杂波分量的幅度较小. 4) 其他杂散分量,包括时钟泄漏,时 钟相位噪声的影响等. 因此,必须设计低通滤波器滤去 DDS 输出信号中的镜像频率分量、 谐波分量和高 频杂散分量, 低通滤波器的滤波特性的好坏 直接影响整个 DDS 的技术指标. 目前比较普遍使用的低通滤波器有巴 特沃斯滤波器、 切比雪夫滤波器和椭圆函数 滤波器等, 巴特沃斯滤波器的幅频特性在通 带和阻带内都是平坦的, 但是过渡带太过平 缓; 契比雪夫低通滤波器的幅频特性在通带 内是等波纹抖动的,阻带内衰减单调增大, 仅在无限大阻带处衰减为无限大, 过渡带比 巴特沃斯滤波器稍稍陡峭; 椭圆函数滤波器 的幅频特性在通带和阻带内都是抖动的, 但 是过渡带下降迅速, 过渡带很窄. 相比而言, 椭圆函数滤波器的性能较好, 比较适合作为 DDS 的输出低通滤波器. 变频源的最高输出频率是 400Hz,与AD9953 的10MHz 时钟频率之间相差非常 远,即 ,为了尽可能的滤除掉各种 杂散信号和谐波分量, 提高输出信号的质量, 可以把低通滤波器的截止频率设计的低些, 已获得在高频处的更大衰减量. 在本电路中, 选取的椭圆函数滤波器为 7 阶, 截止频率为 100kHz, 通带内起伏量为 0.1dB,阻带频率为 130kHz,最小阻带衰减 为60dB, 特征阻抗为 50Ω. 其结构图如图 4 所示,图中,X1,X3,X4,X6,X7,X9,X10 为电 容,X2,X5 和X8 为电感. 图4DDS 输出椭圆函数滤波器结构图 根据资料,可查出特征阻抗为 1Ω、截 止频率为 1/(2π)Hz 的归一化的 7 阶椭圆函数 滤波器的元件(图5.6 中的 X1~X10)参数 值如表 1. 得到归一化的滤波器参数后, 再进行截 止频率变换: 电感变换: ,电容变换: , 其中 和 为归一化滤波 器的元件参数值. 最后进行阻抗变换: 电感变换: ,电容变换: ,其中 和 为经过截止频 率变换的滤波器元件参数值. 最终可得所需的滤波器元件参数值如 表2表1归一化 7 阶椭圆函数滤波器元件参数表 X1 X2 X3 X4 X5 0.67740 F 0.78198 H 0.73284 F 1.67455 F 1.48249 H X6 X7 X8 X9 X10 0.10508 F 1.78287 F 0.989749 H 0.425781 F 0.848802 F 表2实际使用的椭圆函数滤波器元件参数表 X1 X2 X3 X4 X5 21.562 nF 62.228 μH 23.327 nF 53.302 nF 117.973 μH X6 X7 X8 X9 X10 3.345 nF 56.75 nF 78.762 μH 13.553 nF 27.018 nF 3. 中央处理器及对外接口 随着电子技术的发展, 目前可用于嵌入 式系统的中央处理器型号非常多, 处理速度 和外设丰富程度也都不存在障碍. 经过对目 前主流微处理器的调研, 考虑到变频源之后 的扩展性, 数字化控制系统中选择了意法半 导体公司生产的基于ARM公司Cortex-M3内 核的STM32F107作为中央处理器. Cortex-M3内核是ARM公司为了满足集 高性能、低功耗、实时应用、具有竞争性价 格于一体的嵌入式领域的要求而推出的新 型内核.作为ARM7的后继者,Cortex-M3 大幅改革了设计架构, 简化了编程和调试的 复杂度,增强了处理能力,并引入了很多专 门满足单片机应用程序需求的崭新技术. STM32系列是意法半导体公司基于 Cortex-M3内核推出的新型32位闪存微处理 器,具有优异的实时性能、杰出的功耗控制 以及出众及创新的外设, 可以实现产品最大 程度的集成整合,易于开发,可使产品快速 进入市场. STM32F107是STM32系列中的互联性 产品,其最高时钟频率可达72MHz,并提供 256K字节的Flash存储空间和64K字节的 SRAM空间.该处理器最大的特色是提供最 多14个的丰富通讯外设, 包括2个I2C总线控 制器、 5个UARTS控制器、 3个SPI控制器 (最 高速度18Mbps, 其中两个可以用作I2S接口) 、 2个CAN总线控制器、一个USB2.0全速OTG 控制器和一个10M/100M以太网控制器. 图5是STM32F107 的外围电路及部分 对外接口电路.STM32F107(U1)采用单 一的 3.3V 供电,由于内部集成了足够大的 Flash 和RAM,因此不需要外扩存储器,外 围电路非常简单, 只需提供电源输入 (U1B) 、 晶振(X1)和JTAG 接口(CN1) ,即可正 常工作并进行调试. 为了保证在断电时变频源的一些用户 设置不丢失, 比如以太网地址、 控制参数等, 电路中还利用STM32F107自带的IIC总线外 扩了一片IIC接口的EEPROM——AT24C16 (U2) ,AT24C16可以提供2K字节的存储空 间,单电源设计,2.7V~5.5V宽电压供电, 很容易与STM32F107接口. 中央处理器与DDS 之间通过STM32F107的SPI模块通信,STM32F107为SPI主机,两片DDS共用一个SPI通信模块, 为SPI从机,STM32F107通过片选信号来选 择同哪一片DDS通信. 中央处理器与 16 位D/A 转换器 AD5663 直 接通过 STM32F107 的另一个 SPI 模块通信, STM32F107 为SPI 主机,AD5663 为SPI 从机. 图5中央处理器及部分对外接口电路 4. 系统测试及结果分析 为了检验功率源输出波形的品质,采 用以下仪器对功率源的输出波形进行测试: 安捷伦 MSO7054 四通道数字示波器,电压 探头 N2771A ,电流探头 A621.虽然这些 仪器精度较差, 但是可以覆盖变频功率标准 源的完整输出范围, 验证系统的输出波形品 质. 图6功率源电压通道输出波形 5Hz/5kV 图7功率源电压通道输出波形 400Hz/5kV 图8功率源电流通道输出波形 5Hz/500A 图9功率源电流通道输出波形 400Hz/500A 从波形图可以看到,功率源的电压电 流通道具有较好的输出波形品质, 可以满足 功率源的要求. 5. 结语 本文给出了一种基于 DDS 的大功率变 频标准源控制系统的设计方法, 能够输出两 路独立的高品质正弦波,并保证在 5-400Hz 的频率范围内具有很好的频率、 幅度和相位 分辨率及稳定性, 能够满足大功率变频标准 源对于信号源的要求. 参考文献 [1] 彭辉生..基于 DDS 的信号发生器的研究 和实现[D].武汉理工大学,2007. [2] 刘伟,胡仁杰,王峥. 基于 AD9850 芯片的 信号发生器的研究[J]. 电工电气,2009(11), 19-21. [3] 冯月芹.基于 AD9850 与DDS 的电平振 荡器的信号源研制[J]. 研究与开发,2008,27(3) :40-43. [4] 李春剑,吉望西,刘达伦.基于 DDS 椭圆型 低通滤波器的设计[J]. 研究与开发,2009,28(1) :36-38. [5] 李伟英,钟新跃,谢四莲. 基于 DDS 技术 的信号发生器设计与实现[J]. 电子工程师,2008,34(5) :35-37. [6] 吴海超,邢斯瑞. 基于 AD9850 的嵌入式 信号源设计与实现[J]. 现代电子技术,2009(16):47-50.
下载该文档
文档格式：PDF
更新时间：2013-07-20
下载次数：0
点击次数：1
基于 DDS 的大功率变频标准源全数字化控制系统设计 摘要: 变频技术的发展迫切需要大功率变频标准源, 本文给出了一种基于 DDS 芯片 AD9953 和Cortex-M3 内核微处理器芯片 STM32F107 的大功率变频标准源全数字化控制系统的设计 方案. 重点介绍正弦波信号发生电路、 DDS 输出滤波器电路和微处理器及外围电路的设计, 并根据变频标准源的设计指标给出了这些电路的各项关键设计参数. 测试结果表明, 该设计 方案可以满足大功率变频标准源的要求. 关键词:变频技术,标准源,直接频率合成技术 0. 引言 功率标准源是产生标准电压、电流、频 率和功率信号用以校准电压、电流、频率和 功率传感器及仪表的标准级计量装置. 近年 来,随着电力电子技术、自动控制和微电子 技术的发展, 交流变频调速技术的应用日益 广泛.传统的功率标准源都是针对工频 50Hz 而设计,采用模拟技术输出能力有限, 电压输出一般在 1kV 以下, 电流输出一般在 100A 以下, 功率因数一般在 0.2 以上, 输出 量程过小、 频率范围过窄已经严重制约了电 能计量的发展.为了适应变频技术的发展, 亟需研制大功率变频标准功率源. 图1是大功率标准变频源的结构框图, 其中控制系统的作用是根据用户的设定, 产 生一定幅度、频率和相位的两路正弦波,分 别驱动两套功率放大装置, 作为电压和电流 信号输出;同时,控制系统还要根据传感器 的反馈,主动控制两路正弦波的频率、幅度 和相位, 以保证电压和电流输出信号的稳定. 图1大功率标准变频源结构框图 在大功率数字变频标准源中, 控制系统 是大功率数字变频源的核心部分之一, 是变 频源中的"源" ,其稳定性和控制精度直接 影响着变频源的稳定性, 因此要对控制系统 的电路进行精心设计, 才能保证变频源的性 能. 控制系统采用全数字化电路技术实现, 由正弦波信号发生、信号滤波及放大、中央 处理器、 对外接口和电源这几部分电路组成, 图2是全数字化控制系统的电路原理框图. 本文将重点介绍全数字化控制系统各部分 的设计方法. 图2全数字化控制系统的电路原理框图 1. 正弦波信号发生电路 正弦波信号发生电路是变频功率源控 制系统的关键, 其性能好坏直接决定了功率 源输出波形的品质. 相对于其他正弦波产生 技术, 直接数字频率合成技术具有频率稳定 度好、频率分辨率高、频率转换时间短、相 位可连续变化的优点, 十分适合作为变频信 号源使用,因此大功率数字变频源中,采用 DDS 芯片作为正弦信号发生器. 1) DDS 芯片 AD9953 目前 DDS 芯片的生产商主要集中在 ADI、 QualComm、Sciteg 等几个公司,其中 ADI 公司的 DDS 芯片应用最为广泛, 是目前的主 流.在数字变频源中,选用两片 ADI 公司的 AD9953 芯片分别作为电压源和电流源的正 弦信号发生器. 图3是DDS 部分的电路原理 图. AD9953 内部有一个 14 位DAC,最高转 换频率可达 400 MSPS,可以产生频率高达 200MHz 的正弦波;AD9953 的频率调整字高 达32位, 可以提供极高的频率调整分辨率; AD9953 具有不小于 80dB 的无杂散动态范围 (在160MHz 输出时)和不大于-120dB/Hz 的相位噪声. 图3DDS 部分电路原理图 2) DDS 输出频率范围及分辨率 由于 AD9953 频率调节字的字长为 32 位,因此其输出频率为 , , 其中, 为输出频率, 为写入到 AD9953 的频率调节字, 为系统频率.由 此可见,输出频率的最小分辨率为: 由于变频源的频率分辨率要求小于 0.01Hz,即得即DDS 的系统工作频率不能大于 42.9MHz.在此选择晶振频率 10MHz,内部 PLL 倍频为 1,即系统工作频率为 10MHz, 此时输出频率的最小分辨率为: , 当AD9953 频率调节字的范围为时,在10MHz 的系统工作 频率下,AD9953 的输出频率范围为: 输出频率范围远大于变频源实际要求 的输出频率范围 5~400Hz. 综上,当外部晶振频率为 10MHz,内部PLL 倍频为 1 时, AD9953 的输出频率范 围和输出频率分辨率均满足变频源的要求. 3) DDS 输出相位调整分辨率 AD9953 的相位偏移字的字长为 14 位, 输出相位偏移为 其中 为输出相位, 为写入到 AD9953 的相位偏移字,由此得输出相位偏 移的最小分辨率为 满足变频源相位最小调整分辨率 0.05° 的要求. 4) DDS 输出波形幅度调整分辨率 AD9953 中的 DDS 核心输出一个正弦 波的数字量,这个数字量与 14 位的幅度调 制字相乘, 再由一个 14 位的 DAC 转化为模 拟量输出.因此 AD9953 的输出波形幅度由 14 位的幅度调制字决定,其最小分辨率为 式中, 是最小分辨率, 是AD9953 输出的最大量程. 变频源的幅度稳定度和精度要求为: 当 幅度设置值在幅度最大量程的 10%到100% 范围内时稳定度和精度不小于设置值的 0.05%.变频源输出波形的幅度稳定性和精 度依靠闭环控制来保证,根据控制理论,在 控制算法确定的基础上, 闭环控制的稳定度 和精度决定于传感器精度和执行器的分辨 率.在变频源的幅度闭环控制中,执行器就 是AD9953, 如果仅采用 AD9953 内部 14 位 的幅度调制字,最小分辨率为最大量程的 0.0061%,当幅度设置值为最大量程的 10% 时,最小分辨率为设置值的 0.061%,已经 大于 0.05%的稳定度和精度要求,无法满足 控制需求,为此,必须设法提高 AD9953 的 幅度输出分辨率. AD9953 的DA 是两路互补的电流型输 出,以减小共模干扰,提高信噪比.D/A 的 最大输出电流则是由 DAC_RSET 管脚外接电 阻的大小(RSET)确定的: 如果改变 AD9953内置D/A的最大输出 电流,也可以改变 AD9953 的输出幅度,基 于这个思想,可以设法提高 AD9953 输出波 形幅度的分辨率. 虽然改变 DAC_RSET 管脚外接电阻的大 小可以改变 D/A 的最大输出电流, 但是由于 模拟可变电阻难以由 CPU控制其电阻大小, 而数字可变电阻的精度低, 因此变电阻的方 法不可取. 改变 DAC_RSET 管脚外接电阻的大小实 质上是改变流经 DAC_RSET 管脚的电流大小, 一个替代方案是将 DAC_RSET 管脚外接电阻 的另一端接在一个高分辨率的 D/A 转换器 输出上,通过 CPU 改变这个高分辨率 D/A 输出电压的大小,就改变了流经 DAC_RSET 管脚的电流大小,从而达到改变 AD9953 输 出幅度的目的. 本电路中(图3) ,选用一片 16 位的高 分辨率 D/A 转换器 AD5663 为DAC_RSET 管 脚外接电阻提供电压参考.一片 AD5663 由 两个 D/A 通道, 可供变频源中的电压信号源 DDS 和电流信号源 DDS 使用.AD5563 的 最大输出电压由参考电压管脚 VREF 的输 入参考电压确定,根据AD9953 的DAC_RSET 管脚最高电压,确定 VREF 外接 1.2V 参考电压. 为了保证 AD5663 输出的稳 定性,选用专用的电压参考芯片 ADR3412 作为 AD5663 的参考电压输入. 采用这个电路后, 当AD9953 内部的 14 位幅度调制字确定后, 输出波形的幅度还可 以通过 16 位D/A 输出调整,这样,幅度调 整分辨率变为 1/214 /216 =9.3*10-7 %,完全满 足控制要求. 5) 两片 DDS 的同步 为了确保变频源电压与电流通道输出 信号具有严格一致的频率, 并有相同的相位 参考,两片 DDS 芯片之间需要采用同步机 制.AD9953 提供 3 种同步方式,分别为自 动同步方式、 软件控制的手动同步方式和硬 件控制的手动同步方式.在本电路中,采用 自动同步方式. 为了同步工作,两片 DDS 芯片必须采 用同一个晶振作为时钟输入,同时在 PCB 布线时,要使晶振输出管脚到 AD9953 时钟 输入管脚的走线尽量一样长, 以保证时钟信 号到达两片 DDS 芯片时具有相同的相位; 另外,两片 DDS 芯片的 I/O UPDATE 管脚 要具有同步的上升沿,在本电路中,两个 DDS 芯片的 I/O UPDATE 管脚连至 CPU 的 同一个数字输出管脚. 采用自动同步方式时,其中一片AD9953 为主芯片(图3中的 U4) ,另一片 为从芯片,将从芯片的 SYNC_IN 管脚连接 到主芯片的 SYNC_CLK 管脚,主芯片的 SYNC_IN 管脚接地,这样,从芯片就可以 通过接收主芯片的 SYNC_CLK 信号自动同 步自己的内部时钟, 使两个芯片步调一致的 工作. 2. DDS 输出滤波器设计 由于 DDS 采用全数字结构,不可避免 地引入了杂散,其信号存在着失真与杂波, 主要原因有: 1) 存放在 DDS 芯片 ROM 中的正弦 波幅度量化误差. DDS 信号是由正弦波的离 散采样值经 D/A 转换为阶梯形的模拟波形, 当DDS 时钟频率为 ,输出正弦波的频率 为时,存在着以采样频率为折叠频率的 一系列镜像频率分量,这些镜像频率值为 , 它们的幅度沿Sin(x)/x包络滚降. 2) 相位累加器截断造成的杂波, 这是 由正弦波的 ROM 表样点数有限而造成的. 通过提高时钟频率或采用插值的方法增加 每个周期中的点数(过采样) ,可以减少这 些杂波分量. 3) D/A 转换器的各种非线性误差形 成的杂散频率分量, 其中包括谐波频率分量, 它们在 N 频率处. 这些杂波分量的幅度较小. 4) 其他杂散分量,包括时钟泄漏,时 钟相位噪声的影响等. 因此,必须设计低通滤波器滤去 DDS 输出信号中的镜像频率分量、 谐波分量和高 频杂散分量, 低通滤波器的滤波特性的好坏 直接影响整个 DDS 的技术指标. 目前比较普遍使用的低通滤波器有巴 特沃斯滤波器、 切比雪夫滤波器和椭圆函数 滤波器等, 巴特沃斯滤波器的幅频特性在通 带和阻带内都是平坦的, 但是过渡带太过平 缓; 契比雪夫低通滤波器的幅频特性在通带 内是等波纹抖动的,阻带内衰减单调增大, 仅在无限大阻带处衰减为无限大, 过渡带比 巴特沃斯滤波器稍稍陡峭; 椭圆函数滤波器 的幅频特性在通带和阻带内都是抖动的, 但 是过渡带下降迅速, 过渡带很窄. 相比而言, 椭圆函数滤波器的性能较好, 比较适合作为 DDS 的输出低通滤波器. 变频源的最高输出频率是 400Hz,与AD9953 的10MHz 时钟频率之间相差非常 远,即 ,为了尽可能的滤除掉各种 杂散信号和谐波分量, 提高输出信号的质量, 可以把低通滤波器的截止频率设计的低些, 已获得在高频处的更大衰减量. 在本电路中, 选取的椭圆函数滤波器为 7 阶, 截止频率为 100kHz, 通带内起伏量为 0.1dB,阻带频率为 130kHz,最小阻带衰减 为60dB, 特征阻抗为 50Ω. 其结构图如图 4 所示,图中,X1,X3,X4,X6,X7,X9,X10 为电 容,X2,X5 和X8 为电感. 图4DDS 输出椭圆函数滤波器结构图 根据资料,可查出特征阻抗为 1Ω、截 止频率为 1/(2π)Hz 的归一化的 7 阶椭圆函数 滤波器的元件(图5.6 中的 X1~X10)参数 值如表 1. 得到归一化的滤波器参数后, 再进行截 止频率变换: 电感变换: ,电容变换: , 其中 和 为归一化滤波 器的元件参数值. 最后进行阻抗变换: 电感变换: ,电容变换: ,其中 和 为经过截止频 率变换的滤波器元件参数值. 最终可得所需的滤波器元件参数值如 表2表1归一化 7 阶椭圆函数滤波器元件参数表 X1 X2 X3 X4 X5 0.67740 F 0.78198 H 0.73284 F 1.67455 F 1.48249 H X6 X7 X8 X9 X10 0.10508 F 1.78287 F 0.989749 H 0.425781 F 0.848802 F 表2实际使用的椭圆函数滤波器元件参数表 X1 X2 X3 X4 X5 21.562 nF 62.228 μH 23.327 nF 53.302 nF 117.973 μH X6 X7 X8 X9 X10 3.345 nF 56.75 nF 78.762 μH 13.553 nF 27.018 nF 3. 中央处理器及对外接口 随着电子技术的发展, 目前可用于嵌入 式系统的中央处理器型号非常多, 处理速度 和外设丰富程度也都不存在障碍. 经过对目 前主流微处理器的调研, 考虑到变频源之后 的扩展性, 数字化控制系统中选择了意法半 导体公司生产的基于ARM公司Cortex-M3内 核的STM32F107作为中央处理器. Cortex-M3内核是ARM公司为了满足集 高性能、低功耗、实时应用、具有竞争性价 格于一体的嵌入式领域的要求而推出的新 型内核.作为ARM7的后继者,Cortex-M3 大幅改革了设计架构, 简化了编程和调试的 复杂度,增强了处理能力,并引入了很多专 门满足单片机应用程序需求的崭新技术. STM32系列是意法半导体公司基于 Cortex-M3内核推出的新型32位闪存微处理 器,具有优异的实时性能、杰出的功耗控制 以及出众及创新的外设, 可以实现产品最大 程度的集成整合,易于开发,可使产品快速 进入市场. STM32F107是STM32系列中的互联性 产品,其最高时钟频率可达72MHz,并提供 256K字节的Flash存储空间和64K字节的 SRAM空间.该处理器最大的特色是提供最 多14个的丰富通讯外设, 包括2个I2C总线控 制器、 5个UARTS控制器、 3个SPI控制器 (最 高速度18Mbps, 其中两个可以用作I2S接口) 、 2个CAN总线控制器、一个USB2.0全速OTG 控制器和一个10M/100M以太网控制器. 图5是STM32F107 的外围电路及部分 对外接口电路.STM32F107(U1)采用单 一的 3.3V 供电,由于内部集成了足够大的 Flash 和RAM,因此不需要外扩存储器,外 围电路非常简单, 只需提供电源输入 (U1B) 、 晶振(X1)和JTAG 接口(CN1) ,即可正 常工作并进行调试. 为了保证在断电时变频源的一些用户 设置不丢失, 比如以太网地址、 控制参数等, 电路中还利用STM32F107自带的IIC总线外 扩了一片IIC接口的EEPROM——AT24C16 (U2) ,AT24C16可以提供2K字节的存储空 间,单电源设计,2.7V~5.5V宽电压供电, 很容易与STM32F107接口. 中央处理器与DDS 之间通过STM32F107的SPI模块通信,STM32F107为SPI主机,两片DDS共用一个SPI通信模块, 为SPI从机,STM32F107通过片选信号来选 择同哪一片DDS通信. 中央处理器与 16 位D/A 转换器 AD5663 直 接通过 STM32F107 的另一个 SPI 模块通信, STM32F107 为SPI 主机,AD5663 为SPI 从机. 图5中央处理器及部分对外接口电路 4. 系统测试及结果分析 为了检验功率源输出波形的品质,采 用以下仪器对功率源的输出波形进行测试: 安捷伦 MSO7054 四通道数字示波器,电压 探头 N2771A ,电流探头 A621.虽然这些 仪器精度较差, 但是可以覆盖变频功率标准 源的完整输出范围, 验证系统的输出波形品 质. 图6功率源电压通道输出波形 5Hz/5kV 图7功率源电压通道输出波形 400Hz/5kV 图8功率源电流通道输出波形 5Hz/500A 图9功率源电流通道输出波形 400Hz/500A 从波形图可以看到,功率源的电压电 流通道具有较好的输出波形品质, 可以满足 功率源的要求. 5. 结语 本文给出了一种基于 DDS 的大功率变 频标准源控制系统的设计方法, 能够输出两 路独立的高品质正弦波,并保证在 5-400Hz 的频率范围内具有很好的频率、 幅度和相位 分辨率及稳定性, 能够满足大功率变频标准 源对于信号源的要求. 参考文献 [1] 彭辉生..基于 DDS 的信号发生器的研究 和实现[D].武汉理工大学,2007. [2] 刘伟,胡仁杰,王峥. 基于 AD9850 芯片的 信号发生器的研究[J]. 电工电气,2009(11), 19-21. [3] 冯月芹.基于 AD9850 与DDS 的电平振 荡器的信号源研制[J]. 研究与开发,2008,27(3) :40-43. [4] 李春剑,吉望西,刘达伦.基于 DDS 椭圆型 低通滤波器的设计[J]. 研究与开发,2009,28(1) :36-38. [5] 李伟英,钟新跃,谢四莲. 基于 DDS 技术 的信号发生器设计与实现[J]. 电子工程师,2008,34(5) :35-37. [6] 吴海超,邢斯瑞. 基于 AD9850 的嵌入式 信号源设计与实现[J]. 现代电子技术,2009(16):47-50.