敏感信号的问题
条件判断语句的注意事项
多驱动与总线复用
毛刺的消除
VHDL结构体描述风格
行为描述风格
可进行系统仿真,少数可用于综合.
RTL描述风格
寄存器传输级描述,也能为数据流描述风格.一般可被综合器综合.
结构描述风格
多用于顶层的模块连接.
行为描述风格
这种风格的描述往往以以下语句为主要特征:
使用延时语句,包括惯性延时和传输延时;
在多驱动的处理上采取判决函数;
使用Generic语句对时序参数建模;
使用其它具备行为级特性的语句如wait for等语句.
这部分属于高级仿真内容,在此不作讲述.
结构体描述风格
特征语句:
PORT MAP;
GENERIC MAP.
不作详细讲述.
RTL描述风格
面向可综合的设计,处于抽象设计与门级设计之间的层次.
其对应的硬件层次为寄存器云图
OUTLINE
正确设计
同步设计
异步设计
高速设计的其他手段
VHDL结构体描述风格
rtl风格注意事项
敏感信号的问题
条件判断语句的注意事项
多驱动与总线复用
毛刺的消除
RTL描述风格注意事项
"X"状态的传递
时钟沿描述限制
关联性强的信号应该放在一个进程中

上一页下一页