第六章 时序逻辑电路
6.1 概述
定义: 电路的稳定输出(电路的状态)不仅和该时刻输入有关,还取决于电路原来的状态;或者说,还与以前的输入有关.
定义决定的电路结构上的特点:
必须包含存储器,用来存储状态;通常还包含组合电路;
存储器的输出状态一般要反馈到组合电路的输入端.
二 ,时序电路的框图
电路状态
信息
三,描述其逻辑功能的方程组
输出方程
状态方程
驱动方程
四,时序电路的分类
同步时序逻辑电路
异步时序逻辑电路
五,本章重点
(同步)时序电路的分析方法;
(同步)时序电路的设计方法;
常用电路的功能及其使用方法.
按电路中触发器的动作特点可分为:
6.2 时序电路的分析方法
步骤:逻辑图→三组方程→通过计算→状态转换表→状态转换图或时序图 (可能的话,用文字描述功能).
例6.2.1 分析七进制加法(递增)计数器.
6.2.1 同步时序电路的分析方法
第1步:三组方程
输出方程
驱动方程
状态方程
第2步:计算求状态转换表
第3步: 求状态转换图
111这个状态只能被光顾一次
第4步: 求时序图(波形图)
功能总结
例6.2.3说明异步时序逻辑电路,分析其逻辑功能,画出状态图和时序图.
异步电路的分析过程和同步电路相同;不同的是触发条件不是同时满足,所以计算状态方程的时候要格外注意
6.3 若干常用时序逻辑电路
6.3.1 寄存器和移位寄存器
一,寄存器
功能:寄存二进制代码.
7475
74175
二,移位寄存器
功能:存储的代码能够在移位脉冲的作用下依次左移或右移.
应用:数据的串行—并行转换,数值运算以及数据处理等.
分类:右移,左移,双向.
1.右移寄存器
1
1
0
1
2. 集成移位寄存器74194
3.扩展与应用
例如: 用两片74LS194A连城8位双向移位寄存器.
2.应用举例——数值运算
Y =M*8+N*2
6.3.2 计数器
一,同步计数器
2.分类:
同步,异步;
加法(递增),减法(递减) ,可逆(加/减);
二进制(编码),二—十进制,循环码计数器等.
模(容量):一个计数循环包含的状态数N,或者一个计数周期包含的脉冲个数N,也称为N进制(计数器).
1. 四位二进制加法计数器
1.功能:对输入的时钟脉冲进行计数.
第1步:驱动方程,输出方程和状态方程
C=Q3Q2Q1Q0
第2步:根据计算得到状态转换表
第3步:状态转换图
第4步:时序图
应用:分频器 Q0为2分频;Q1为4分频;Q2为8分频;Q3和C为16分频.
电子表就是对32768Hz进行215分频得到1Hz信号,进行计数实现计时的.
二进制加法计数器电路结构的规律:
T4=Q0Q1Q2Q3
现态
次态
同步4位二进制加法计数器74161
计数
1
1
1
1
保持(C=0)
0
X
1
1
X
保持(包括C)
1
0
1
1
X
预置数(同步)
X
X
0
1
置 0(异步)
X
X
X
0
X
工作状态
清零端和置数端可以改变计数器的计数状态!
四位二进制减法计数器状态图
4位二进制减法计数器
1 0 1 1 1 0 0
- 1
----------------------
1 0 1 1 0 1 1
现态
次态
加/减
计数器
加/减
计数结果
加/减
计数器
计数结果
二进制加/减计数器(可逆计数器)
两种解决方案
a.单时钟式(加/减控制端)74191
减计数
1
1
0
加计数
0
1
0
置数(异步)
X
0
X
X
保持
X
1
1
X
工作状态
减计数
1
1
0
加计数
0
1
0
置数(异步)
X
0
X
X
保持
X
1
1
X
工作状态
74191时序图例子
b.双时钟式74193
2.十进制计数器
①十进制加法计数器74160
计数
1
1
1
1
保持(C=0)
0
X
1
1
X
保持(包括C)
1
0
1
1
X
置数(同步)
X
X
0
1
置 0(异步)
X
X
X
0
X
工作状态
CP
Q0
Q1
Q2
Q3
C
十进制计数器74160分频特性
T=10TCP
TCP
TQ2=10TCP
1 2 3 4 5 6 7 8 9 10
4TCP
6TCP
Q0二分频,
Q1五分频,
Q2,Q3,C都是十分频.
②十进制减法计数器
③十进制可逆计数器
基本原理一致,电路只用到0000 -- 1001的十个状态
实例器件
单时钟:74190,74168
双时钟:74192
二,异步计数器
1.二进制计数器
Q2Q1Q0
000
001
010
011
100
101
110
111
要详细说明这三组方程的物理含义;比如输出方程可能没有,而状态方程就是输出方程,提供状态输出;驱动方程其实描述的就是电路的结构.强调,表达式中出现的状态变量是现态变量.2009.5.12
这个例子用黑板讲解
强调输出方程和驱动方程是从逻辑图直接得到的
说明状态特点,比如111只能被光顾一次,其他状态则可以循环过度.2009.5.12
用黑板说明,以加深印象
解释串并行的概念,可以和同学一起来演绎.有必要写出状态方程来讨论.
说明左移输出是Q0,右移输出是Q3.
此电路就是模拟了微处理器中,用加法器和移位寄存器实现乘法运算的过程!(移位+累加=乘法)
下面以四位二进制加法计数器为例,研究分析方法.而减法和可逆计数器只作一般介绍.
解释为什么称为4位二进制加法计数器,其对应的计数模为16进制.
捎带说明倍频的概念.
希腊字母∏(大写)π(小写)pi _ 派(读音)
说明同步和异步控制端的区别,强调什么是置数功能
在黑板上写出状态图
说明实现可逆计数的两种方法
有效状态,有效循环,自启动问题,死机概念.可以只讲有效状态和无效状态的概念!2008.4.22
Q2虽然是10分频,但不能作为进位信号使用,所以进位信号的条件:1.周期为计数容量×CP周期,2.一个计数循环中,只能变化一次
强调减法计数器的起始状态是对应的最大状态的编码,如10进制减法计数器的起始状态就应该是1001,即10进制数的9