文档预览： 发表时间:2008-8-16 王成 来源:万方数据关键字:...利用VHDL语言和CPLD器件设计数字频率计,具有硬件电路...USE IEEE.STD_LOGIC_1164.ALL;ENTITY Latch ISPORT... 点击下载

文档预览： 1系统总体设计方案本系统由信号预处理电路,控制电路和显示电时/计数器l定时1 S,定时/计数器O对外部的 待测信号进行计数,定时/计数器l定时1 S时间到TR清零,... 点击下载

文档预览： 基于传统测频原理的频率计的测量精度将随被测信号频率的下降而降低,在实用中有...方案一:采用数字逻辑电路制作,用IC拼凑焊接实现.其... IEEE.STD_LOGIC_1164.ALL;... 点击下载