文档预览： 学习时序逻辑电路的设计和调试方法掌握集成计数器等中规模集成时序逻辑电路的使用方法 本次实验内容 设计简易数字钟设计步进电动机脉冲电源电路 设计简易数字钟 —实验要... 点击下载

文档预览： 数字系统设计实验报告,实验内容:简易数字钟班级:学号:姓名:设计时间:2008年12月9...数字钟原理框图根据数字中钟的功能,可以将系统电路... IEEE.STD_LOGIC_1164.ALL... 点击下载

文档预览： 实验七 时序逻辑电路的设计（一） 实验八 时序逻辑电路的设计（二） 实验九 555集成定时器的应用 实验十 简易数字钟的设计（6学时） 实验时间：第6周至第18周 实验地点... 点击下载

文档预览： 凡在抽查阶段查出的统计违法行为，适用简易程序的应积极采用简易程序处理，不适用简易程序的按一般程序进行立案调查处理。 统计执法检查结束后，各镇（区）要认真总结经验，写出检查报告。报告应包括检查工作开展情况，做法经验、发现 ... 点击下载

文档预览： 第二章 纵横输入法2002简易版功能简介 一、默认键盘方式 台式电脑: 小键盘方式 笔记本电脑：大键盘方式 二、小键盘方式下功能简介 1、基本输入功能 输入单字/词组 简（ 8820/ ） 易（600/） 版（004/） 点击下载

文档预览： 1,用verilog HDL语言设计可综合的状态机的指导原则在设计采用FPGA实现的状态机时... 1,_ 简易数字钟的设计: 已知输入时钟为1KHz,有6个7段数码管(共阴级)要求... 点击下载