掌握逻辑函数的代数法和卡诺图化简
第三章组合逻辑电路设计(十二学时)
集成逻辑电路的电气特性和逻辑符号
常用组合逻辑模块:并行加法器,数值比较器,译码器,数据选择器,总线收发器.
组合逻辑电路的设计方法:门级电路,功能分介和函数分介,积木块化设计
险象与竞争:逻辑险象和功能险象
基本要求:
掌握TTL门电路输入,输出各种电气参数
掌握中规模功能模块的功能和应用
掌握门级电路设计和层次化模块设计技巧
第四章 时序电路设计(十四学时)
集成触发器:基本R-S,D,J-K触发器,异步计数器
同步时序电路:电路描述,米里型和莫尔型状态表分析,功能描述和典型电路
集成计数器及其应用:集成模块和类型,任意进制计数器设计,计数器扩展,计数器应用范例.
基本要求:
掌握D,J-K触发器功能和波形分析
掌握米里型,莫尔型时序电路特征和状态表
掌握同步,异步,N进制,任意进制计数器的分析与设计方法
掌握计数器,序列发生器的应用
复习(二学时)
配套实践环节
见实践说明
说明
本课程也可适用于工学专业的其他学科的基础课,课程内容对组合电路设计,时序电路设计,VHDL语言有关章节稍作压缩修改
大纲编写责任人
《数字逻辑电路分析与设计》(学科教研组) 黄锡鹏 (签名)
2002年12月12日
系审核意见

电子信息工程 (系) 陆亨立 (签名)

2002 年 12月 12日
学院审核意见

严壮志 (签名) (公章)

2002 年12月12日
《数字逻辑电路分析与设计》实验 (0.5教分)
学期
实验名称
实验方法

上一页下一页