LUT,所以每一个 LUT 可以看成一个有 4 位地址线的 16x1 的RAM. 当用户通过原理图或 HDL 语
言描述了一个逻辑电路以后,PLD/FPGA 开发软件会自动计算逻辑电路的所有可能的结果,并把
结果事先写入 RAM,这样,每输入一个信号进行逻辑运算就等于输入一个地址进行查表,找出地
址对应的内容,然后输出即可.
下面是一个 4 输入与门的例子,
实际逻辑电路 LUT 的实现方式
a,b,c,d 输入 逻辑输出 地址 RAM 中存储的内容
0000 0 0000 0
0001 0 0001 0
.... 0 ... 0
1111 1 1111 1
二.基于查找表(LUT)的FPGA 的结构
我们看一看 xilinx Spartan-II 的内部结构,如下图:
xilinx Spartan-II 芯片内部结构 Slices 结构
Spartan-II 主要包括 CLBs,I/O 块,RAM 块和可编程连线(未表示出).在spartan-II 中,一个CLB 包括 2 个Slices,每个 slices 包括两个 LUT,两个触发器和相关逻辑. Slices 可以看成
是SpartanII 实现逻辑的最基本结构 (xilinx 其他系列,如SpartanXL,Virtex 的结构与此稍有
不同,具体请参阅数据手册)
altera 的FLEX/ACEX 等芯片的结构如下图:
altera FLEX/ACEX 芯片的内部结构
逻辑单元(LE)内部结构
FLEX/ACEX 的结构主要包括 LAB,I/O 块,RAM 块(未表示出)和可编程行/列连线.在FLEX/ACEX
中,一个 LAB 包括 8 个逻辑单元(LE),每个 LE 包括一个 LUT,一个触发器和相关的相关逻辑.
LE 是FLEX/ACEX 芯片实现逻辑的最基本结构(altera 其他系列,如APEX 的结构与此基本相同,
具体请参阅数据手册)
二.查找表结构的 FPGA 逻辑实现原理
我们还是以这个电路的为例:
A,B,C,D 由FPGA 芯片的管脚输入后进入可编程连线,然后作为地址线连到到 LUT,LUT 中已经事
先写入了所有可能的逻辑结果,通过地址查找到相应的数据然后输出,这样组合逻辑就实现了.
该电路中 D 触发器是直接利用 LUT 后面 D 触发器来实现.时钟信号 CLK 由I/O 脚输入后进入芯片
内部的时钟专用通道,直接连接到触发器的时钟端.触发器的输出与 I/O 脚相连,把结果输出到
芯片管脚.这样 PLD 就完成了图 3 所示电路的功能.(以上这些步骤都是由软件自动完成的,不
需要人为干预)
这个电路是一个很简单的例子,只需要一个 LUT 加上一个触发器就可以完成.对于一个 LUT 无法
完成的的电路,就需要通过进位逻辑将多个单元相连,这样 FPGA 就可以实现复杂的逻辑.
由于 LUT 主要适合 SRAM 工艺生产,所以目前大部分 FPGA 都是基于 SRAM 工艺的,而SRAM 工艺的
芯片在掉电后信息就会丢失,一定需要外加一片专用配置芯片,在上电的时候,由这个专用配置
芯片把数据加载到 FPGA 中,然后 FPGA 就可以正常工作,由于配置时间很短,不会影响系统正常
工作. 也有少数 FPGA 采用反熔丝或 Flash 工艺,对这种 FPGA,就不需要外加专用的配置芯片.
三.其他类型的 FPGA 和PLD
随着技术的发展,在2004 年以后,一些厂家推出了一些新的 PLD 和FPGA,这些产品模糊了
PLD 和FPGA 的区别.例如 Altera 最新的 MAXII 系列 PLD,这是一种基于 FPGA(LUT)结构,集

上一页下一页