电路设计中的架构部分
电路架构描述部分其语法如下:
Architecture 架构名称 of 单体名称 is {架构之宣告区} Begin {架构描述程式} End 架构名称;
8
National Chung Cheng University
Wireless Access Technology Lab.
电路设计中的架构部分(续)
电路架构描述部分其设计的风格可归纳为三种型式:
结构性描述(Structure Description):主要透过元件的宣告与元件的叫用等方式,构 成电路中各元件的连线关系.
9
National Chung Cheng University
Wireless Access Technology Lab.
电路设计中的架构部分(续)
资料流型式(Data Flow):主要是使用VHDL语言中所内建的标准布林函式为主轴, 将各讯号间的布林代数关系,以布林方程式来表示之.
10
National Chung Cheng University
Wireless Access Technology Lab.
电路设计中的架构部分(续)
行为性描述(Behavior Description):属於高阶描述方式.主要使用电路特性的行 为性描述来设计,如此透过电脑的合成与最佳化,可以加快产品的设计周期, 并使设计之电路,非常易於维护.在VHDL语言中的行为性描述电路设计,通 常是使用Process的方式达成.
11
National Chung Cheng University
Wireless Access Technology Lab.
VHDL程式架构
12
National Chung Cheng University
资料型别与资料物件的宣告
13
Wireless Access Technology Lab.
资料的型别
逻辑讯号
布林代数(Boolean) 位元(Bit) 标准逻辑(Std_Logic) 基本逻辑序列(Bit_Vector)与标准逻辑序列(Std_Logic_Vector) 内部讯号宣告(Signal)
数值讯号
整数(Integer) 实数(Real) 列举式(Enumeration)资料型别 阵列(Array)资料型别 记录(Record)资料型别
14
National Chung Cheng University
Wireless Access Technology Lab.
逻辑讯号-Boolean
布林代数(Boolean): 布林代数讯号型式的定义如下: Type BOOLEAN is (False,True) 上面布林代数的讯号型式包含False和 True两种状态:
"False"代表逻辑状态:'0' "True"代表逻辑状态:'1'
【注】Type是VHDL语言中用来宣告讯号型式的指令. Ex: type boolean is (false, true); variable A,B,C: boolean; C := not A C := A and B C := A or B
15

上一页下一页